基于Verilog的AES加密算法的实现毕业设计论文.doc

东南大学本科生毕业设计（论文） PAGE PAGE I 基于VERILOG的AES加密算法的实现 摘要： 随着信息产业在我国国民经济中扮演越来越重要的角色，信息技术的发展和数据传输的安全性受到了有关部门的重视，加强网络信息安全的加密产品具有广泛的应用前景。此课题主要研究了基于VERILOG硬件描述语言的AES加密算法原理及优化，以及设计硬件实现。 本文先介绍了先进加密算法(AES)的原理，同时讲述了其与Rijndael设计的异同。安全，高效，易拓展优化，硬件实现简单是其的特点，同时，本文还研究了算法实现的关键技术。在设计过程中，完成了整体结构的规划和各部分的端口的定义，用VERILOG语言完成了电路的RTL级的描述，同时使用了Model公司的Modelsim仿真工具进行了软件平台 上的仿真，实现了128位比特密钥的加密解密的逻辑功能，硬件上使用了基于Xilinx公司的VIRTEX系列芯片，并用Synplify软件进行了FPGA综合，仿真基本达到了要求，这也证明了设计的正确性。在设计中尤其要提到的是本文采用了ECB（电子密码本）加密算法模式，采用流水线结构，提高了电路的工作频率和速度，本设计的创新点在于用语言实现S盒变换时，并没有采用传统的查表方式，而是直接采用了算法描述，相较之下，节省了电路的存储面积，实现了优化。 关