石河子大学机械电气工程学院数字电子技术课件第八章 半导体存储器.ppt

第八章 半导体存储器 8.1 什么是半导体存储器 8.2 只读存储器(ROM) 本章小结 T 位 刷新控制 线 C EN 1 △ G EN 1 △ D I O D EN 1 △ + U REF R X B 2 G 1 G 3 行选线 读写控制 R/W 数据输出 数据输入 读出放大器 存储单元 三、动态RAM（DRAM） 1. 存储单元 用一只MOS管和一个电容构成。 当C充有电荷，电容上的电压为高电平时，相当于存1； 当C放掉电荷，电容上的电压为低电平时，相当于存0。 MOS管T是门控管，当它导通时，把信息从位线送给存储单元，或者把信息从存储单元读到位线上。 （1）写入过程： 例如写入“1” 1 1 0 1 1 1 8.3 随机存储器（RAM） （2）读出过程： 例如 读出“1” T 位 刷新控制 线 C EN 1 △ G EN 1 △ D I O D EN 1 △ + U REF R X B 2 G 1 G 3 行选线 读写控制 R/W 数据输出 数据输入 读出放大器 存储单元 1 1 1 1 1 1 该电路的缺点：进行读操作时C上的电荷要损失一部分。 因此，在每次读出后需对存储单元进行一次刷新。 刷新可与读操作同时进行，在读出时让刷新控制端R=1，三态门G3被选通，读出的数据通过G3又反馈到位线上，使电容充电或放电，从而使存储单元进行了刷新。 8.3 随机存储器（RAM） 列地址 寄存器 寄存器 行地址 . . . . . . 码 行 译 输入/输出 缓冲器 读出放大器 存储阵列 2048行×2048列 列 码 译 I/O 输入/输出 控制及定时 0 A A 11 / 1 A A 12 / 10 A A 21 / 行地址选通 RAS 列地址选通 CAS 读写控制 WE 地址输入 2. 动态RAM的结构 举例： TMS44100 （4M×1） 存储阵列为2048行×2048。11条地址线分时传送行地址和列地址。 当 =0，从11条地址线送入的是行地址信号 当 =0，从11条地址线送入的是列地址信号。 是读写控制端， 高电平时为读； 低电平时为写。 8.3 随机存储器（RAM） 3. 动态RAM的工作时序 （1）写操作 写周期 行地址 CAS 地址输入 I/O RAS R/W 列地址 写入数据 刷新第n行 第n行地址 第1行地址 刷新第0行 刷新第1行 地址 第0行地址 RAS （2）刷新操作。DRAM中最常用的刷新方式是 只刷新 8.3 随机存储器（RAM） 四、存储器的容量扩展 1. 位扩展 举例：用2片1024（1K）×4位RAM构成的1024×8位RAM系统。 1 9 A 0 A 9 CS CS R/W A 0 R/W 1 A 9 ... ... 0 ... A 1 1024×4（2） A A CS R/W A ... A I/O 0 1 I/O 2 I/O I/O 3 I/O 3 2 1 I/O 1024×4（1） I/O 0 I/O 0 I/O 1 I/O 2 I/O I/O 3 I/O I/O 5 I/O I/O 4 6 7 数据总线 地址总线 读/写控制 片选 8.3 随机存储器（RAM） 例：用8片1K×8位RAM构成的8K×8位RAM。 2．字扩展 1024×1（1） A A A R/W CS 0 1 ... ... 1024×1（2） A A A R/W CS 0 1 ... 1024×1（8） A A A R/W CS 0 1 9 ... ... A 0 R/W 9 9 Y Y 0 G 1 7 Y 1 74LS138 +5V 1 A 9 A 2 A 1 A A 0 A 10 A 11 A 12 ... ... 2B G G 2A I/O I/O 1 0 I/O 7 ... I/O 1 I/O ... 0 7 I/O I/O 1 I/O ... 0 7 I/O ... 地址总线 0 I/O I/O 1 7 I/O 数据总线 读/写控制 8.3 随机存储器（RAM） 1．半导体存储器是现代数字系统特别是计算机系统中的重要组成部件，它可分为RAM和ROM两大类，绝大多数属于MOS工艺制成的大规模数字集成电路。 2．ROM是一种组合逻辑电路。它存储的是固定数据，一般只能被读出。根据数据写入方式的不同，ROM又可分成固定ROM和可编程ROM。后者又可细分为PROM、EPROM、E2PROM和快闪存储器等，其中E2ROM和快闪存储器可以进行电擦写，已兼有了RAM的特性。 3．从逻辑电路构成的角度看，ROM是由与门阵列和或门阵列构成的组合逻辑电路。ROM的输出是输入最小项的组合。因此采用ROM构成