6 TTL中规模集成电路.pptVIP

第三章 TTL中规模集成电路 TTL MSI产品分为两大类： 组合电路：输出状态仅与此时的输入状态有关，如译码器，加法器等 时序电路：输出状态不仅与此时的输入状态有关，还与电路原来的状态有关，如存贮器、寄存器等 设计原则： 使电路具有尽可能多的功能，即通用性好。如SN4138是一个三输入八输出的译码器，但还可作为数码分配器使用 电路内部尽管简化，以降低功耗 具有自扩展能力，即不需附加其他元件，直接级连，就能使功能扩展。如4位同步计数器直接级连可变成16位计数器 尽量采用同步工作方式，以减小级间延迟引起的总延迟 中规模IC的特点： 中规模IC主要由输入级，中间级和输出级三部分组成。 输入级要求要有较强的抗干扰能力 输出级要求要有较强的负载能力 中间级不感受外界的干扰信号，又只驱动数量确定而又有限的负载，因此可以简化。 简化电路的种类很多，下面分门电路和触发器两类介绍常见的简化电路。 3－1 MSI常用的简化门电路 一、简化的TTL“与非”门 简化与非门是MSI的基本单元，常见的有以下三种： 二、单管逻辑门 1、单管禁止门 由一个NPN管构成 又如： 三、单管串级与非门 由多发射极NPN管构成 四、单管门的直流运用特点和级连中存在问题的解决 1、直流运用的特点： ⑴在发射极为“0”时,IEO=IB1＋ICO，比TTL的输入短路电流多一个ICO ⑵单管门的输出低电平： VoL＝VE+Vces，比TTL高一个VE。在多级单管逻辑门级连时，各级的“0”电平不相同，会逐级抬高 ⑶单管门一旦导通，基极电位被箝制在：VB=VBE+VE，这使前级门的输出高电平被箝位 2、级连存在的问题及解决方法 ⑴电压失配： 由于输入，输出的“1”和“0”都不是标准电平，可能出现前级门的“0”高于后级的“1”。这种电压失配可能引起逻辑错误 解决方法：串PN结 ⑵抢电流: 当一个单管门推动两个以上的单管门时,输出电流会流入VBE+VE较小的支路,其他管子则得不到电流而截止 解决方法： （a）加隔离管： 在T0和T1、T2之间加同向传输门T1、T2，由于是同相传输，逻辑关系不会错。但由于是VCC为各支路供电，尽管VB1、VB2不同，但只要它们都低于VCC，就会在T0＝“1”时得到驱动电流。这样解决存在的问题是元件数目增多，PC （b） 变并联方式为串联方式 当T0的输出“1”高于2VBE＋VE21时，T1、T2同时导通，逻辑关系是正确的，且不需要再增加元件。 3－2 MSI触发器的简化 触发器是时序电路的基本单元，也是MSI的基本内部单元。因而一般需要简化。 我们以J－K触发器为例说明简化过程： 小结： 简化先从逻辑图入手，用相同逻辑功能的单管取代图中的逻辑关系，然后加以调整，解决电平失配和抢电流问题。因此单管门的逻辑表达式和逻辑图必须牢固掌握。 3-3 MSI举例 简化2：由上面的电路可见，由于需要Ai、Bi、Ci，因而用了二级门，电路总延时较长。如省去前面的三个非门。电路将更简单，速度也更快。下面由卡诺图简化。 * 去掉了限流电阻 (a) (b) (c) 注意：A传送到Vo，NPN管是共射模式，B传送到Vo是共基模式，后者的传送速度快得多 A B F1=AB F2=AB F=F1 F2=AB AB=AB+AB=A+ B · · 由于有正、反相输入，级连相当灵活。如交叉连接可构成异或非门： 可等效为： 可见两个禁止门可代替三个“与非”门，这在简化主从触发器中可利用。 相当与二级与非门串联，故称为串级与非门 显然，把B、C看作一个输入时，就是单管禁止门。 A＝0是B、C的禁止信号，BC=1是A的禁止信号。它同样存在传输速度不同的的现象。由于多了发射级，级连更为灵活。 1、C1-B2串联 2、C1-E2串接 (TTL) 例如C1-B2连接： 需：VE10+Vces1VE20+Vbe2 . TO 存在的问题： T0的“1”限制了串联的级数，一般不超过3级 为保证T1、T2同时导通，VE12至少应该比VBE2＋VE21高一个VD，而VE22至少应比VE21高一个VD EG、FH用串级与非门简化 C、D用单管禁止门简化 A是输出门，要有较强的驱动能力，用4管单元；B只驱动内部门，用3管单元。暂不考虑RD，得(b) (a) (b) (b)中有两处抢电流的地方：T10的输出给T8和T11、T11的输出给T9和T10，于是将它们串接，A、B也随之翻转，于是得到（c） EG用串级与非门简化 可以看到，T10、T11的输出