山东财经大学计算机科学与技术学院数字逻辑电路课件第四章 触发器（2）.pptVIP

4.3 主从触发器 4.3.1 主从 RS 触发器 一、电路组成及符号 Q Q S C1 R CP R S R S C1 1 QM QM 主 从 国标符号 Q Q 1R 1S R S CP C1 下降沿有效 延迟 二、工作原理 1. 接收信号： CP = 1 主触发器接收输入信号 CP =1 期间有效 2. 输出信号： CP = 0 主触发器保持不变； 从触发器由CP下降沿到来之前的 确定。 波形图 Q Q S C1 R CP R S R S C1 1 QM QM 三、主要特点 1. 主从控制，时钟脉冲触发。 主触发器接受输入信号 从触发器按照主触发器 的内容更新状态。 从触发器输出端的变化只能发生在 CP 的下降沿。 2. R、S 之间有约束。 CP 下降沿到来时，若 违背约束条件：S = R = 1 ，则可能出现竞态现象。 CP ? Q Q S C1 R CP R S R S C1 1 QM QM 四、异步输入端的作用 G7 CP Q R Q G3 S G2 G4 G6 G8 1 G1 G5 R、S — 同步输入端 受时钟 CP 同步控制 SD RD — 异步输入端 不受时钟 CP 控制 1 0 1 1 0 1 1 0 1 0 0 1 0 0 1 1 0