烟台大学光电信息科学技术学院数字系统与逻辑设计课件第五章 时序逻辑电路（3）.pptVIP

* 5.3 寄存器和读/写存储器 (Register and Random Access Memory) 5.3.1 寄存器的主要特点和分类 一、 概念和特点 (一) 概念 寄存： 把二进制数据或代码暂时存储起来。 寄存器： 具有寄存功能的电路。 (二) 特点 主要由触发 器构成,一般不对存储内容进行处理。 并行 输入 并行 输出 ? ? FF0 FF1 FFn–1 ? D0 D1 Dn–1 Q0 Q1 Qn–1 控制信号 1 0 1 … 0 1 0 1 … 0 0 1 0 1 0 1 0 1 串行 输入 串行 输出 二、 分类 (一) 按功能分 基本寄存器 移位寄存器 (并入并出) (并入并出、并入串出、 串入并出、串入串出) (二) 按开关元件分 TTL 寄存器 CMOS 寄存器 基本寄存器 移位寄存器 多位 D 型触发器 锁存器 寄存器阵列 单向移位寄存器 双向移位寄存器 基本寄存器 移位寄存器 (多位 D 型触发器) (同 TTL) 5.3.2 基本寄存器 一个触发器可以存储 位二进制信号；寄存 n 位 二进制数码，需要 个触发器。 1 n 一、4 边沿 D 触发器 (74175、74LS175) C1 1D D0 Q0 Q0 RD C1 1D D1 Q1 Q1 C1 1D D2 Q2 Q2 C1 1D D3 Q3 Q3 RD RD RD FF0 FF1 FF2 FF3 1 1 CP CR 异步清零 0 0 0 0 0 同步送数 1 d0 d1 d2 d3 ? 保 持 特点： 并入并出，结构简单，抗干扰能力强。 二 、双 4 位锁存器 (74116) Latch (一) 引脚排列图和逻辑功能示意图 74116 Q0 Q1 Q2 Q3 CR LEA D0 D1 D2 D3 LEB 异步清零 送数 控制 数码并行输入 数码并行输出 (二) 逻辑功能 清零 送数 保持 三、 4 ? 4 寄存器阵列 (74170、74LS170) (一) 引脚排列图和逻辑功能示意图 74170 Q0 Q1 Q2 Q3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 并行数码输入 数 码 输 出 AW0、AW1 — 写入地址码 AR0、AR1 — 读出地址码 ENW — 写入时钟脉冲 ENR — 读出时钟脉冲 (二) 逻辑功能 16个D锁存器 构成存储矩阵 能存放4个字: W0、W1、W2、W3 Q0 Q1 Q2 Q3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 FF33 FF32 FF31 FF30 FF23 FF22 FF21 FF20 FF13 FF12 FF11 FF10 FF03 FF02 FF01 FF00 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 1 1 0 0 0 1 0 0 0 1 × × 写 入 禁 止 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 1 ×× 1 1 1 1 特点: 能同时进行读写; 集电极开路输出 每个字有4位： 5.3.3 移位寄存器 一、单向移位寄存器 右移寄存器 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 时钟方程 驱动方程 状态方程 Di 0 0 0 01 0 0 0 0000011 1 1 0 0 000001 0 1 1 0 00001 1