毕业论文：《伪随机码发生器设计》.docVIP

PAGE 伪随机码发生器设计 1 引言 随着科学技术的进步，现代战争样式向信息战形式发展。现代战争胜负对于信息获取的依赖程度前所未有的提高。在现代战争中，若己方的通讯交流方式早敌军破获，则地方将获取己方部队动向或实施信息干扰。将会使部队陷入极其危险地境地中。因此，信息战对通讯加密手段的要求极高。 伪随机序列(Pseudonoise Sequence)又称伪噪声或伪随机码,具有类似随机信号的一些统计特性,但又是有规律的,容易产生和复制的。最大长度线性移位寄存器序列(m序列)是保密通信中非常重要的一种伪随机序列,它具有随机性、规律性及较好的自相关和互相关性,而且密钥量很大。利用m序列加密数字信号,使加密后的信号在携带原始信息的同时具有伪噪声的特点,以达到在信号传输的过程中隐藏信息的目的;在信号接收端,再次利用m序列加以解密,恢复出原始信号。这样，通过对m序列的应用，将大大的提高通讯的保密程度和防窃取能力。这样的通讯手段被称为扩展频谱通信 扩展频谱通信（Spread Spectrum Communication）是将待传送的信息数据被伪随机编码也就是扩频序列调制，实现频谱扩展以后再在信道中传输，接收端则采用与发送端完全相同的编码进行解调和相关处理，从而恢复出原始的信息数据。在这其中，伪随机码发生器是十分重要的一环，是对信息加密的核心器件。m序列伪随机码发生器即使通过m序列的方式对信息数据编码。 本系统所设计的伪随机码发生器，产生m序列伪随机码。系统采用AT89S51单片机作为控制芯片，控制使用LCD12864显示处理器产生的m序列伪随机码，并且可通过按键对参数修改，设置初始码及m序列长度。单片机根据设定的初始码及m序列长度，按照约定的逻辑运算关系，循环往复的产生0或者1。 2 发生器系统设计 2.1总体设计 系统分为信息处理、实时显示和按键修改共五大模块。 系统总体结构框图如图1所示： MCU MCU 信号处理 液晶 显示 按键 修改 图1 系统总体结构框图 如图所示，MCU对信号进行处理，将所得数据送液晶屏显示。可以通过对按键的修改，设置系统参数，从而改变系统运行模式，以完成发生器功能。 2.2发生器硬件设计 2.2.1发生器主控芯片模块 发生器主控芯片采用AT89S51单片机，AT89S51是一个低功耗，高性能CMOS 8位单片机，片内含4k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元，AT89S51在众多嵌入式控制应用系统中得到广泛应用。 AT89S51单片机管脚如图2所示： VCC：电源电压输入端。 GND：电源地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。 图2 AT89S51单片机管脚分布图 　　P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。。 　　P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口除了作为普通I/O口，还有第二功能： 　　P3.0 RXD（串行输入口）； 　　P3.1 TXD（串行输出口）； 　　P3.2 /INT0（外部中断0）； 　　P3.3 /INT1（外部中断1）； 　　P3.4 T0（T0定时器的外部计数输入）； 　　P3.5 T1（T1定时器的外部计数输入）； 　　P3.6 /WR（外部数据存储器的写选通）； 　　P3.7 /RD（外部数据存储器的读选通）； 　　P3口同时为闪烁编程和编程校验接收一些控制信号； 　　I/O口作为输入口时有两种工作方式，即所谓的读端口与读引脚。读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。只有读端口时才真正地把外部的数据读入到内部总线。89C51的P0、P1、P2、P3口作为输入时都是准双向口。除了P1口外P0、P2、P3口都还有其他的功能。 　　RST：复位输入端，高电平有效。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 　　ALE/PROG：地址锁存允许/编程脉冲信号端。当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号