- 1、本文档共39页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
沈阳理工大学课程设计专用纸 No. PAGE 20
嵌入式基于ARM9的中断驱动程序设计
嵌入式基于ARM9的中断驱动程序设计
摘 要
随着移动设备的流行和发展,嵌入式系统已经成为一个热点。当前,嵌入式技术的应用越来越广泛,从航天科技到民用产品,嵌入式产品的身影无处不在,而这些嵌入式产品的核心——处理器决定了产品的市场和性能。在32位嵌入式处理器市场中,ARM处理器占有很大的份额。而嵌入式系统的功能越来越强大,实现也越来越复杂,随之出现的就是可靠性大大降低。本文所要研究的就是基于ARM嵌入式系统的中断处理程序设计与实现。
关键字:嵌入式,ARM,中断
目 录
TOC \o 1-3 \h \z \u
第1章 设计目的 h 1
第2章 设计思路 h 2
2.1 ARM实验箱硬件资源概述 h 2
2.2 ARM的中断原理 h 3
第3章 关键技术 h 4
3.1 arm9处理器 h 4
3.2 嵌入式C语言开发技术 h 5
3.3 ADS开发环境 h 6
3.4 中断流程 h 7
3.5 数据结构 h 8
3.5.1 中断优先级产生模块 h 8
3.5.2 中断优先级 h 8
3.6 寄存器工作原理 h 9
3.6.1 程序状态存储器PSR h 9
3.6.2 中断模式 h 9
3.6.3 中断请求寄存器 h 10
3.6.4 中断屏蔽寄存器 h 10
3.7 实验详解 h 10
3.7.1 源请求寄存器SRCPND h 10
3.7.2 中断模式寄存器INTMOD h 12
3.7.3 中断屏蔽寄存器INTMSK h 12
3.7.4 中断请求寄存器INTPND h 13
3.7.5 中断偏移寄存器INTOFFSET h 13
3.7.6 子中断源请求寄存器SUBSRCPND h 13
3.7.7 子中断屏蔽寄存器INTSUBMSK h 14
第4章 程序流程 h 15
第5章 主要源代码 h 16
5.1 主函数设计 h 16
5.2 核心板的初始化 h 16
5.3 定时器初始化程序 h 17
第6章 运行结果及结论 h 18
6.1 运行结果 h 18
6.2 结论 h 18
参考文献 h 19
第1章 设计目的
通过本次课程设计,能够熟悉基于ARM微处理器的嵌入式系统开发的过程,掌握嵌入式系统开发的知识。能够熟练掌握ARM9的中断原理,能够对S3C2410的中断资源及其相关中断寄存器进行合理配置,同时掌握S3C2410的中断编程方法。
第2章 设计思路
2.1 ARM实验箱硬件资源概述
EL-ARM-830型教学实验系统属于一种综合的教学实验系统,该系统采用了目前在国内普遍认同的ARM920T核,32位微处理器,实现了多模块的应用实验。它是集学习、应用编程、开发研究于一体ARM实验教学系统。用户可根据自己的需求选用不同类型的CPU适配板,兼容ARM7与ARM9,而不需要改变任何配置,同时,实验系统上的Tech_V总线能够拓展较为丰富的实验接口板。用户在了解Tech_V标准后,更能研发出不同用途的实验接口板。除此之外,在实验板上有丰富的外围扩展资源(数字、模拟信号发生器,数字量IO输入输出,语音编解码、人机接口等单元),可以完成ARM的基础实验、算法实验和数据通信实验、以太网实验[9]。
图2.1 EL-ARM-830实验教学系统的功能框图
2.2 ARM的中断原理
在ARM中,有两类中断,一类是IRQ,一类是FIQ,IRQ是普通中断,FIQ是快速中断,在进行大批量的复制、数据转移等工作时,常使用此类中断。FIQ的优先级高于IRQ。同时,它们都属于ARM的异常模式,当一旦有中断发生,不管是外部中断,还是内部中断,正在执行的程序都会停下,PC指针进而跳入异常向量的地址处,若是IRQ中断,则PC指针跳到0x18处,若是FIQ中断,则跳到0x1C处。异常向量地址处,一般存有中断服务子程序的地址,所以,接下来PC指针跳入中断服务子程序中。当完成中断服务子程序后,PC指针会返回到被打断的程序的下一条地址处,继续执行程序。这就是ARM中断操作的基本原理[8]。
但是,通常由于生产ARM处理器的各厂家都集成了很多中断请求源,比如,串口中断、AD中断、外部中断、定时器中断、DMA中断等等,所以,很多中断可能同时请求中断,因此,为区分它们,更准确的完成任务,这些中断都有相应的优先级别,以及当发生中断时,它们都有相应的中断标志位,通过在发生中断是判断中断优先级,和访问中断标志位的状态来识别到底哪一个中断发生了。
第3章 关键技术
文档评论(0)