数字左右基带通信系统实验报告.docx

数字基带通信系统实验报告 　　实验四数字基带通信系统实验　　一、实验目的　　1．掌握时分复用数字基带通信系统的基本原理及数字信号传输过程。2．掌握位同步信号抖动、帧同步信号错位对数字信号传输的影响。3．掌握位同步信号、帧同步信号在数字分接中的作用。　　二、实验内容　　1．用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作。　　2．观察位同步信号抖动对数字信号传输的影响。3．观察帧同步信号错位对数字信号传输的影响。　　4．用示波器观察分接后的数据信号、用于数据分接的帧同步信号、位同步信号。　　三、基本原理　　本实验使用数字信源模块、数字终端模块、位同步模块及帧同步模块。1.数字终端模块工作原理　　原理框图如图4-1所示。它输入单极性非归零信号、位同步信号和帧同步信号，把两路数据信号从时分复用信号中分离出来，输出两路串行数据信号和两个8位的并行数据信号。两个并行信号驱动16个发光二极管，左边8个发光二极管显示第一路数据，右边8个发光二极管显示第二路数据，二极管亮状态表示“1”，熄灭状态表示“0”。两个串行数据信号码速率为数字源输出信号码速率的1/3。　　在数字终端模块中，有以下测试点及输入输出点：?FS-IN?S-IN　　帧同步信号输入点时分复用基带信号输入点位同步信号输入点　　抽样判后的时分复用信号测试点延迟后的位同步信号测试点整形后的帧同步信号测试点分接后的第一路数字信号测试点第一路位同步信号测试点第一路帧同步信号测试点分接后的第二路数字信号测试点第二路位同步信号测试点　　?BS-IN?SD?BD　　?FD?D1?B1?F1?D2?B2　　?F2第二路帧同步信号测试点　　图4-2为数字终端电路原理图。图4-1中各单元与图4-2中的元器件对的应关系如下：?延迟1?延迟2　　?整形　　U30：单稳态触发器74LS123U32:A：D触发器74LS74U31:A：单稳态触发器74LS123；U32:B：D触发器74LS74　　?延迟3?÷3　　U50、U51、U52:六D触发器74LS174　　U33：内藏译码器的二进制寄存器4017　　U37、U38：八级移位寄存器4094　　?串/并变换?并/串变换?显示　　U39、U40：八级移位寄存器4014　　发光二极管　　图4-1数字终端原理方框图　　延迟1、延迟2、延迟3、整形及÷3等5个单元可使串/并变换器和并/串变换器的输入信号SD、位同步信号及帧同步信号满足正确的相位关系，如图4-3所示。　　D触发器74LS174把FD延迟7、8、15、16个码元周期，得到FD-7、FD-15、FD-8和FD-16等4个帧同步信号。在FD-7及BD的作用下，U65将第一路串行信号变成第一路8位并行信号，在FD-15和作用下，U70将第二路串行信号变成第二路8位并行信号。在F1及B1的作用下，U66将第一路并行信号变为串行信号D1，在F2及B2的作用下，U71将第二路并行信号变为串行信号D2。B1和B2的频率为位同步信号BS频率的1/3，D1信号、D2信号的码速率为信源输出信号码速率的1/3。U65、U70输出的并行信号送给显示单元。根据数字信源和数字终端对应的发光二极管的亮熄状态，可以判断数据传输是否正确。　　串/并变换及并/串变换电路都有需要位同步信号和帧同步信号，还要求帧同步信号的宽　　度为一个码元周期且其上升沿应与第一路数据的起始时刻对齐，因而送给移位寄存器U67的帧同步信号也必须符合上述要求。但帧同步模块提供的帧同步信号脉冲宽度大于两个码元的宽度，且帧同步脉冲的上升沿超前于数字信源输出的基带信号第一路数据的起始时刻约半个码元，故不能直接将帧同步器提取的帧同步信号送到移位寄存器U67的输入端。SDFD　　FD-7FD-8(F1)FD-15FD-16(F2)　　BD　　B1B2　　图4-3变换后的信号波形　　4-2数字终端电原理图　　终端模块将帧同步器提取的帧同步信号送到单稳U64的输入端，单稳U64设为上升沿触发状态，其输出脉冲宽度略小于一个码元宽度，然后用位同步信号BD对单稳输出抽样后　　得到FD，可通过电位器R35来改变BD的相位，从而得到两种不同的FD信号FD1、FD2，如图4-3所示。两种FD的宽度均为一个码元间隔，但FD1脉冲位于信号SD的数据1的第一位，而FD2脉冲位于信号SD的帧同步码的最后一位。正确工作状态下，BD上升沿应处于终端模块S-IN信号的码元中间，FD应为FD1，所以用FD1能正确分接出两路数据，而FD2比FD1超前一位，用FD2分接出来的数据是错误的。　　应指出的是，当数字终端采用其它电路或分接出来的数据有其它要求时，对位同