基于FPGA的频率计设计.pptVIP

上课安排：每班在4周内完成 第1周上课时间：布置任务要求 第3周上课时间： 设计问题解析 1-4周其余时间（1、3周周一、周二除外）： 实验室周一至周五全天开放（上午,下午,晚上），自行到实验室完成设计任务，并签到考核，作品提交值班教师检查并作记录； 第4周周五考试：闭卷上机操作考试 第5周周五前：提交论文设计报告（电子档） 4周内必须保持至少28学时的实验 记录（包括上课4学时）,如果实验记录低于28学时，取消考试资格 考试50分必须在30分及以上才具有课程通过的资格，未过者请参加下学期的大补考（开学前两周），否则只能重修 实验项目：数字频率计的设计 指标： 1、被测输入信号：方波 2、测试频率范围为：10Hz～100MHz 3、量程分为三档：第一档：闸门时间为1S时，最大读数为999.999KHz 第二档：闸门时间为0.1S时，最大读数为9999.99KHz 第三档：闸门时间为0.01S时，最大读数为99999.9KHz 4、显示工作方式：a、用六位BCD七段数码管显示读数。 b、采用记忆显示方法 c、实现对高位无意义零的消隐。 实验项目