IC工艺和版图设计习题集部分有答案.docVIP

IC?工艺及版图设计分类习题 Ⅰ?填空题 1.?有一种称为0.13um?2P5M?CMOS?单阱工艺,?它的特征线宽为?0.13um?????，互连层共有???7层，其电路类型为????CMOS??。? 2.?某种工艺称为0.35um?Mixed?Signal?2P4M?Polycide?3.3VProcess，请判断其特征尺寸为???0.35um?????，互连层共有??6????层，适合?（适合或不适合）于设计模拟电路。? 3.?请根据实际的制造过程排列如下各选项的顺序：?? a.?生成多晶硅?? b.?确定阱的位置和大小?? c.?定义扩散区，生成源漏区?? d.?确定有源区的位置和大小?? e.?确定接触孔位置? ?正确的顺序为：?bdace?。? 4.?N?阱?CMOS?工艺中，之所以要将衬底接?GND?、阱接到电源上，是因为??阱和衬底构成的pn节反偏?????????。? 5.?版图验证主要包括三方面：?LVS???????，?DRC?????????，?ERC???????;?完成该功能的?Cadence工具主要有（列举出两个）：DIVA????????，DRACULA????????。? 6.?芯片使用0.01?cmΩi?P?型衬底顶部的8um?厚的10?cmΩi?P?型外延层制作，计算从芯片抽取25mA?电流需要?? 6.67×104????um2衬底接触面积。假设最大允许的衬底去偏置为0.3V。? 7.某种铜铝合金可以安全工作于5×1?05?A/?cm2?的电流密度下。如果金属层厚度为8000Ao，则10um?宽的金属连线能承受??40?????????mA?的电流；当通过氧化台阶时，金属层厚度减小了50%，则该10um?宽的金属连线能承受????????20????mA?电流。? 8.?CMOS?工艺中集成电路中的电阻主要有__电阻 ， 扩散电阻 ， poly电阻_三种。? 9.CMOS?工艺中某种材料工艺变化方块电阻偏差在２０％，假设特征尺寸为0.5um,工艺线宽控制维持在10%以内。假设使用1um?的线宽来绘制电阻，电阻容差??25%??????????。使用2um的线宽来绘制电阻，电阻容差????22.5%????????。??? Ⅱ?选择题? 1.?NMOS?器件的衬底是?（B??）???型半导体。?A、N?型? B、P?型?? C、本征型?? D、耗尽型 2.?N?型半导体材料的迁移率比P?型半导体材料的迁移率（C?????）?。?A、相等?? B、小?? C、大?? 3.?在0.13um?集成电路技术中，铜取代铝成为最主要的互连金属的主要原因是：（AD????）?A、铜具有更高的导电率；? B、铜具有更低的导电率；?? C、铜更容易刻蚀加工；? D、铜具有更好的抵抗电迁移的能力。? 4.?在ICFB?中完成一个完整的集成电路版图绘制，下列哪些文件是必需的?(??ABCD??)?A.?Technology?文件??? B.?DRC?文件?? C.?LVS?文件??? ?D.?Display?文件? 5.?DRACULA?做layout?的DRC?检查后，应该打开那个文件来看错误信息？（C????）??????A??后缀名为drc?的文件。? ??B??后缀名为lvs?的文件。??????C??后缀名为sum?的文件。? ? D??后缀名为com?的文件。? 6.?DRACULA?做layout?的LVS?检查后，应该打开那个文件来看错误信息？。（?B???）??????A??后缀名为drc?的文件。? ??B??后缀名为lvs?的文件。??????C??后缀名为sum?的文件。? ?D??后缀名为com?的文件。? 7.?在layout?中给金属线加线名标注，即用lable?按schematic?的Pin?的要求对所要标注的金属线进行说明，通常对metal1?层加Pin?的标注是用下列层次中的哪一层？（B????）????A???m?etel1??laye?r? ?B??mt1txt???layer? ?C??m?etal2??laye?r? ?D??m?t2txt??layer? 8.?在集成电路版图设计中，contact?层通常是用来做第一层金属层和下列那些层次的通孔层的？（答案不止一个）（?BC???）????A???m?etal2? B??active?? ?C??poly1 ??D??nwell? 9.?在集成电路版图设计中，via1?层通常是用来做第一层金属层和下列那些层次的通孔层的？（A????）????A???m