第七章 版图方案.ppt

标准单元设计方法（Standard Cell方法，SC） 标准单元：预先设计完毕并存放在单元库中的元件，这些元件在逻辑功能层次和版图层次都经过优化、验证和标准化设计。 标准单元设计中用图形或硬件描述语言调用库单元，在布局、布线阶段，库单元的版图也同时调用，进行自动布局和布线。 一种库单元设计方法 标准单元库主要包括 小规模逻辑电路，如与非门、或非门、触发器、锁存器、缓冲器、移位寄存器等 中规模逻辑电路：加法器、乘法器、除法器、译码器、移位寄存器等 宏单元块：算术运算单元（ALU）、RAM、寄存器堆、ROM等 模拟单元模块：振荡器、比较器等 同一功能的单元有几种不同的类型，视应用不同选择 标准单元设计 基本排列形式：双边I/O、单边I/O、连线单元（单层布线中用得较多、跨单元连线） 走线： 电源和地线一般要求从单元左右边进出，信号端从上下进出。可以在单元内部或单元边界 电源线可以放在单元外，在布线通道内，便于根据单元功率要求调整宽度，从各单元引出端口 单元拼接 单元高度：器件宽度，（考虑最小延迟，最省面积，足够高度以保证电源线、地线、单元内部连线） SC方法特点： 需要全套掩膜版，属于定制设计方法 标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大 较高的芯片利用率和连线布通率 依赖于标准单元库，SC库建立需较长的周期和较高的成本，尤其工艺更新时 适用于中批量或者小批量但是性能要求较高的芯片设计 积木块设计方法： BBL方法（通用单元设计方法） BBL单元：较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计 布图特点：任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道 BBL方法特点：较大的设计自由度，可以在版图和性能 上得到最佳的优化 布图算法发展中：通道不规则，连线端口在单元四周，位置不规则 门阵列设计方法（Gate Array方法） 门阵列－形状和尺寸完全相同的基本单元排列成有规则的阵列，每个单元内部含有若干器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成除接触孔和连线以外的芯片加工步骤，形成母片 用户根据不同的应用，设计出不同的接触孔版和金属连线版，设计所需完成的是选择相应的单元、并进行自动布局、布线，实现单元间连线。设计周期短，成本较低。 需要设计2－4块掩膜版。 母片半定制技术 门阵列结构 单元区结构： 四管CMOS单元 输入/输出单元：芯片四周 ，输入、输出、电源 输入保护(防止栅击穿)：嵌位二极管、保护电阻 输出驱动：宽长比大的器件（梳状或马蹄状） 门海阵列 Sea of Gate 为克服门阵列芯片面积利用率低的缺点而提出的 门海设计技术：一对不共栅的P管和N管组成的基本单元铺满整个芯片，布线通道不确定（可将基本单元链改成无用器件区走线），宏单元连线在无用器件区上进行，省去了门阵列中的布线通道 门利用率高，集成密度大，布线灵活，保证布线布通率 可编程逻辑器件设计方法Programmable Logic Device，PLD IC生产商作为标准电路大量生产，用户不能直接把这种电路用于自己的系统，而是需要根据自己的设计对PLD电路进行再构造（编程），将其烧制成所需的电路。从生产角度看－标准电路，使用角度－可以再构，半定制。 设计周期短，成本低，设计者可以不必考虑具体的物理设计。 复杂的PLD，CPLD ，HDPLD 采用了系统内编程技术IS-PLD（in system-programmable ，ISP），使PLD器件可以在PCB版上设计、编程、制作，可以象软件一样被反复修改和设计。 Lattice的 pLSI1000,2000,3000系列，14000门 主要特征 集总布线区（GRP：global routing pool）：用于内部逻辑连接 通用逻辑块（GLB）、输出布线区（ORP：GLB输出与管脚之间互连）输入总线IB 可编程、再配置可以在系统内或PCB板上进行，消除管脚多次弯曲 易于进行电路版级测试 一块电路板有不同功能：硬件软件化 可实现高速控制器等，DSP、数据加密等子系统 现场可编程门阵列(FPGA)（逻辑单元阵列 Logic cell array） 不是单纯与或结构，而是以可配置逻辑功能块（configurable logic block）排成阵列，功能块间为互连区，外加输入/输出功能块IOB 可编程的内部连线：特殊设计的通导晶体管和可编程的开关矩阵 CLB、IOB的配置及内连编程还可通过存储器单元阵列实现 实现集成度高，使用灵活，引脚数多(可多达100多条)，可以实现更为