第12章-时序逻辑电路.pptVIP

图12-25所示是利用74HC161和一个与非门组成的六进制计数器。 图12-25 74HC161构成的六进制计数器 当需要位数更多的计数器时，可按如图12-26所示电路进行级联。 图12-26 74HC161的级联电路 2．74HC192 74HC192为可预置同步8421码十进制加/减可逆计数器，它有两个时钟脉冲输入端，进行加计数或减计数时，有各自的时钟脉冲输入端，可以进行加计数或减计数。 其主要功能如下： （1）异步清零 （2）预置数（为异步置数） （3）可逆计数 当计数时钟脉冲CP加至CPU且CPD为高电平时，计数器在CP上升沿的作用下进行加计数；当计数时钟脉冲CP加至CPD且CPU为高电平时，计数器在CP上升沿的作用下进行减计数。 另外，74HC192还具有进位输出端 和借位输出端 。当进行加计数并且计数到9（Q3Q2Q1Q0=1001），同时CPU为低电平时，进位输出端 为低电平，其它情况为高电平。当进行减计数并且计数到0（Q3Q2Q1Q0=0000），同时CPD为低电平时，借位输出端 为低电平，其它情况为高电平。 图12-27 74HC192的串行级联应用 图12-27所示是74HC192的串行级联应用时的电路图。 第三节 寄存器 一、寄存器的功能和分类