MOSFET原理、功率MOS与应用.pptVIP

基本放大电路 电压增益 AU≈ gmRD 输入电阻 ri ≈1/gm ri≈Rs//1/gm S G D rds gmUgs 输出电阻 ro ro =rds ro=rds//RD≈ RD 电压增益高，输入电阻很低，输出电阻高，输出电压与输入电压同相 2 场效应管放大电路 3、共栅放大电路 组态对应关系： CE BJT FET CS CC CD CB CG BJT FET 电压增益： CE： CC： CB： CS： CD： CG： 2 场效应管放大电路 三种基本放大电路的性能比较 输出电阻： BJT FET 输入电阻： CE： CC： CB： CS： CD： CG： CE： CC： CB： CS： CD： CG： 2 场效应管放大电路 三种基本放大电路的性能比较 功率MOSFET 结构 功率MOSFET开关过程 功率损耗 驱动电路 参数 功率MOS结构 横向通道型：指Drain、Gate、Source的终端均在硅晶圆的表面，这样有利于集成，但是很难获得很高的额定功率。这是因为Source与Drain间的距离必须足够大以保证有较高的耐压值。 垂直通道型：指Drain和Source的终端置在晶圆的相对面，这样设计Source的应用空间会更多。当Source与Drain间的距离减小，额定的Ids就会增加，同时也会增加额定电压值。垂直通道型又可分为：VMOS、DMOS、UMOS. a、在gate区有一个V型凹槽，这种设计会有制造上的稳定问题，同时，在V型槽的尖端也会产生很高的电场，因此VMOS元件的结构逐渐被DMOS元件的结构所取代。 C、在gate区有一个U型槽。与VMOS和DMOS相比，这种设计会有很高的通道浓度，可以减小导通电阻。 b、双扩散 寄生三极管： MOS内部N+区，P-body区，N-区构成寄生三极管，当BJT开启时击穿电压由BVCBO变成BVCEO（只有BVCBO的50%到60% ），这种情况下，当漏极电压超过BVCEO时，MOS雪崩击穿，如果没有外部的漏极电流限制，MOS将被二次击穿破坏，所以，要镀一层金属来短接N+区和P-body区，以防止寄生BJT的开启。 在高速开关状态，B、E间会产 生电压差，BJT可能开启。 寄生二极管：源极与衬底短接，形成寄生二极管（体二极管） MOSFET开关过程 等效电路 输入电容：CiSS=CGS+CGD 输出电容：COSS=CGD+CDS 反向传输电容：CrSS=CGD 上述电容值在开关过程会发生变化，CGD受开关过程的影响和他本身的变化对开 关过程的影响都最为显著。 CGD VDS VDS=VGS MOSFET导通过程 4个过程充电等效电路 t0～t1：t0时刻给功率MOSFET加上理想开通驱动信号，栅极电压从0上升到门限电压VGS(th)，MOSFET上的电压电流都不变化，CGD很小且保持不变。 t1～t2：MOSFET工作于恒流区，ID随着VGS快速线性增大， ID在负载电阻R上产生压降而使VDS迅速下降。VDS的迅速下降一方面使CGD快速增大,另一方面，K=dVGS/dVGS=-gm·RL，根据密勒定理，将CGD折算到输入端，其栅极输入等效电容值将增大为Cin12=CGS+(1-K)CGD。 T2～T3：T2时刻VDS下降至接近VGS，CGD开始急剧增大，漏极电流ID已接近最大额定电流值。随着VDS减小至接近于通态压降， CGD趋于最大值(T3时刻)。在此过程中，一方面CGD本身很大，另一方面K绝对值很大，由于密勒效应，等效输入电容Cin23非常大，从而引起栅极平台的出现，栅极电流几乎全部注入CGD ，使VDS下降。 T3～T4：T3时刻后VDS下降至通态压降并基本不变， CGD亦保持最大值基本不变，但密勒效应消失。栅极电流同时对CGS和CGD充电，栅极平台消失,栅源电压不断上升直至接近驱动源的电源电压VDD，上升的栅源电压使漏源电阻RDS(on)减小。T4时刻以后M0SFET进入完全导通状态 密勒效应 密勒效应（Miller effect）是在电子学中，反相放大电路中，输入与输出之间的分布电容或寄生电容由于放大器的放大作用，其等效到输入端的电容值会扩大1+K倍，其中K是该级放大电路电压放大倍数。 对于MOSFET：在共源组态中，栅极与漏极之间的覆盖电容CDG是密勒电容，CDG正好跨接在输入端(栅极)与输出端(漏极)之间，故密勒效应使得等效输入电容增大，导致频率特性降低。 MOSFET参数 热阻：导热过程的阻力。为导热体两侧温差与热流密度之比。 Pch= (Tch-Tc)/θch-c = (150-25)/1.14W ≈110W 静态电特性 动态电特性 E:\MOSFET\N\AO4448L.pdf 功率