南京邮电大学软件设计VHDL实验报告.docVIP

word格式文档 专业整理 通信与信息工程学院 2013 /2014 学年 第 2 学期 软件设计 实验报告 模 块 名 称 VHDL 专 业 通信工程 学 生 班 级 学 生 学 号 学 生 姓 名 指 导 教 师 梅中辉 设计题目 基本课题：04. 2对4译码器 综合课题：18. 奇偶校验器 任务要求 1.基本课题：设计一个2对4译码器（输入：A B 输出：Y3 Y2 Y1 Y0），真值表如图2。 A B Y3 Y2 Y1 Y0 0 1 0 0 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 2. 奇偶校验器系统的功能是对八位二进制数据及其奇偶校验位的输入进行校验，输出正确的奇、偶校验位。ODD_IN与EVEN_IN是控制奇校验和偶校验功能输入，IN0到IN7是七位数据及一位校验位数据输入，IN_READY表示输入数据已经准备好，可以处理，当OUT_REQ输入表示要求输出数据，