实验二十---触发器.docVIP

实验二十 触发器 实验目的 熟悉触发器逻辑与测试方法。 电路介绍 触发器是时序逻辑电路的基本单元，是计数器、移位寄存器中的基本器件，熟悉掌握触发器的逻辑功能十分重要。 RS触发器采用两个与非门交叉耦合组成，J-K触发器采用74LS76，D触发器采用74LS74。 74LS76是双J-K触发器，有单独的J、K、CP、Sd和Rd等输入端，CP是下降沿出发；74LS74是双D触发器，有独立的D、Sd、Rd输入端，CP是上升沿触发。其引线排列及逻辑图如图 3.20.1 图表 SEQ 图表 \* ARABIC 1 74LS76 图表 SEQ 图表 \* ARABIC 2 74LS74 三、