CPLD及电子CAD报告KS.docVIP

PAGE PAGE 1 CPLD及电子CAD报告 班号： 学号： 序号： 姓名： 同组同学： 三峡大学电气与新能源学院 VHDL中的进程、信号、变量 VHDL的特点： 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力；VHDL丰富的仿真语句和库函数，使得在设计的早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟；VHDL语句的行为描述能力和程序结构决定了他具有只有大规模设计的分解和已有设计的再利用功能；对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表；VHDL对设计的描述具有相对独立性，设计者可以不动硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。 信号: 信号时描述硬件系统的基础数据对象。它作为一种数值容器，不止可以容纳当前值，也可以保留历史值，这一属性与触发器的记忆功能有很好的对应关系。信号又类似于连接线·内联原件或端口。在使用过程中，用“=”来给信号赋值。 并且信号要在结构题（如：package,entity,architecture）中声明后才可 使用。 变量： 在VHDL语法规则中，变量时一个局部量，只能在进程·函数和过程中声明和使用。变量不能将信息带出对它定义的当前设计单元。变量的赋值是一种理想化数据传输，即传输时立即发生的，不存在任何延时的行为。 相对于信号而言，仅用于进程和子程序，必须在进程和子程序的说明性区域说明，不能表达连线和存储元件，任何变量都要声明后才能使用，其声明的语法格式为：VARIABLE 变量名：数据类型【：=初始值】。 信号和变量的区别 信号 变量 赋值符号 = := 功能 电路的内部链接 内部数据交换 作用范围 全局，进程和进程之间的通信 进程的内部 行为 延迟一定时间后才赋值 立即赋值 2、第二章 并行语句、顺序语句 并行语句： VHDL语言与传统软件描述语言最大的不同；有多重语句格式，包括：并行信号赋值语句、进程语句、块语句、条件信号赋值语句、元件比例语句、生成语句、并行进程调用语句；各种并行语句在结构体中的执行时同步进行的，或者说是并行运行的，其执行方式与书写的顺序无关；在执行中，并行语句之间可以有信息往来，也可以是互为独立、互不相关、异步运行的（如多时钟情况）；没一并行语句内部的语句运行方式可以有两种不同的方式，即并行执行方式（如块语句）和顺序执行方式（如进程语句）。 顺序语句： 每一条顺序语句的执行（指仿真执行）顺序是与它们的书写顺序基本一致的；顺序语句只能出现在进程（PROCESS）、函数(FUNCATION)和过程（RROCEDURE）中顺序语句包括：赋值语句、流程控制语句、等待语句、子程序调用语句、返回语句、空操作语句。 3、第三章 循环语句、双向口 双向口： 在VHDL中，双向口，指的也就是一个三态门电路。三态门电路是一种重要的总线接口电路。三态，指的是它的输出既可能是一般二值逻辑电路的正常的状态，也可以保持特有的高祖抗状态。处于高阻态时，其输出相当于断开状态，没有任何逻辑控制功能。 LOOP: LOOP是循环语句，它可以使一组顺序语句重复使用，执行的次数由设定的 循环参数确定，LOOP语句有三种格式，每种格式都可以用“标号”来给定语句定位，但也可以不使用，因此，用方括号将“标号”括起来，表示任意项。 其三种格式： FOR_LOOP语句： WHILE_LOOP语句： [标号：]FOR循环变量IN范围LOOP [标号：]WHILE循环控制条件LOOP 顺序语句组； 循环语句； END LOOP [标号]； END LOOP [标号]； 单个LOOP语句： [标号:]LOOP 顺序语句； END LOOP [标号]； 4、第四章 数字钟综合设计 实验目的: ? 1? 掌握多位计数器相连的设计方法? ??? 2? 掌握十进制,六进制, 二十四进制计数器的设计方法 ???