第1章集成电路的基本制造工艺.pptVIP

* * 隐埋层的作用： 1. 减小集电极的电阻； 2. 减小寄生PNP管的影响； 隐埋层杂质的选择原则： 1. 杂质固溶度大，以使集电极串联电阻 降低； 2. 高温时在硅中的扩散系数要小，以减 小外延时隐埋层杂质上推到外延层的距 离； 3. 与硅衬底的晶格匹配好，以减小应力； * * 具体步骤如下： 1．生长二氧化硅（湿法氧化）： Si(固体)+ 2H2O ? SiO2（固体）+2H2 Si- 衬底 SiO 2 * * 2．隐埋层光刻： 涂胶 掩膜对准 曝光 光源 显影 * * As掺杂（离子注入） 刻蚀（等离子体刻蚀） 去胶 N+ 去除氧化膜 3．N+掺杂： N+ P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi * * P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi 典型PN结隔离双极集成电路中元件的形成过程 3:外延层 主要设计参数 外延层的电阻率ρ; 外延层的厚度Tepi; A A’ Tepi xjc+xmc +TBL-up+tepi-ox 后道工序生成氧化层消耗的外延厚度 基区扩散结深 TBL-up tepi-ox xmc xjc 集电结耗尽区宽度 隐埋层上推距离 TTL电路：3～7μm 模拟电路：7～17μm * * 典型PN结隔离双极集成电路中元件的形成过程 4:第二次光刻----P隔离扩散孔光刻 P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi * * 典型PN结隔离双极集成电路中元件的形成过程 5:第三次光刻----P型基区扩散孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL * * 典型PN结隔离双极集成电路中元件的形成过程 6:第四次光刻----N+发射区扩散孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL * * 典型PN结隔离双极集成电路中元件的形成过程 7:第五次光刻----引线孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL * * 典型PN结隔离双极集成电路中元件的形成过程 8:铝淀积 * * 典型PN结隔离双极集成电路中元件的形成过程 9:第六次光刻----反刻铝 * * 双极集成电路元件剖面图 B E C p n+ n-epi n+ P+ P+ S P-Si n+-BL B E C S A A’ P+隔离扩散 P基区扩散 N+扩散 接触孔 铝线 隐埋层 * * B E C p n+ n-epi n+ P+ P+ S P-Si n+-BL 为了减小集电极串联电阻,饱和压降小，电阻率应取小. 为了减小结电容,击穿电压高，外延层下推小,电阻率应取大; TTL电路：0.2Ω.cm 模拟电路：0.5～5Ω.cm 双极型集成电路工艺流程汇总（典型PN结隔离的TTL电路工艺） * * P-Sub 衬底准备（P型） ?光刻n+埋层区 ?氧化 ?n+埋层区注入 ?清洁表面 1.衬底准备2.第一次光刻——N+隐埋层扩散孔光刻 P-Sub ?生长n-外延 ?隔离氧化 ?光刻p+隔离区 ?p+隔离注入 ?p+隔离推进 N+ N+ N- N- 3.外延层淀积 4.第二次光刻——P+隔离扩散孔光刻 ?光刻硼扩散区 P-Sub N+ N+ N- N- P+ P+ P+ ?硼扩散 5.第三次光刻——P型基区扩散孔光刻 ?光刻磷扩散区 ?磷扩散 P-Sub N+ N+ N- N- P+ P+ P+ P P 6.第四次光刻——N+发射区扩散孔光刻 氧化 ?光刻引线孔 ?清洁表面 P-Sub N+ N+ N- N- P+ P+ P+ P P 7.第五次光刻——引线接触孔光刻 氧化 ?蒸镀金属 ?反刻金属 P-Sub N+ N+ N- N- P+ P+ P+ P P 8.第六次光刻——金属化内连线光刻 * * 结束 * * * IDM 、 FABLESS * * 1、埋层——隔离墙——P扩区——N扩区——引线孔——金属连线——钝化窗口 2、 3、PN结隔离、介质隔离、PN结介质混合隔离 4、欧姆接触电极，在外延层电极引出处增加浓扩散 5、减小串联电阻、减小寄生PNP晶体管的影响 * * 氧化工艺 氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应 观看视频 氧化硅层的主要