实验33 组合逻辑电路设计297584 .pptVIP

实验3.3 组合逻辑电路设计2 数字电子技术实验 一、实验目的 1.掌握使用中规模集成芯片译码器和数据选择器设计组合逻辑电路的方法。 1.设计一个1位二进制全减器,要求: ⑴ 用芯片74LS138译码器及74LS20“与非”门各一片实现。 ⑵ 用两片数据选择器74LS151芯片实现。 二、实验任务 2.用两片74LS138译码器实现一个4线-16线译码器。 数字电路实验箱( 74LS20、74LS138、74LS151数字集成芯片、脉冲源 )、数字万用表、示波器、导线。 三、实验设备 四、实验原理及步骤 74LS138引脚图 74LS151引脚图 74LS138逻辑符号 输入输出端说明 E1、 :使能控制端, E1=1, 时芯片正常工作,输出与输入二进制码相对应，其它状态无译码输出。 C、B、A：输入端 Y7～Y0：输出端(低电平有效) 输入高位 输入低位 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1