- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
单片机与PLC技术
实验指导书
(控制科学与工程教学实验中心)
第一章:实验设备简介
1.1 系统实验设备的组成
NCD-CIP51F020 综合实验设备由C8051F020 CPU 板和系统实验板二部分组成,应用该设备可进行片上系统单片机较典型应用的实验,请参见以下介绍。
1.2 Silicon Labs C8051F 单片机开发工具简介
1.2.1 开发工具概述
Silicon Labs 的开发工具实质上就是计算机IDE 调试环境软件及计算机USB 到C8051F单片机JTAG 口的协议转换器(UEC5)的组合(此部分电路已经集成到系统实验板上)。SiliconLabs C8051F 系列所有的单片机片内均设计有调试电路,该调试电路通过边界扫描方式获取单片机片内信息,通过4 线的JTAG接口与开发工具连接以便于进行对单片机在片编程调试。NCD-CIP51F020 系统实验设备中的C8051F020 CPU 板上的单片机为C8051F 系列中的F020。
适配器(UEC5)一端与计算机相连,另一端与C8051F 单片机JTAG 口相连,应用SiliconLabs 提供的IDE 调试环境或Keil 的uVision2 调试环境就可以进行非侵入式、全速的在系统编程(ISP)和调试。
Silicon Labs 开发工具支持观察和修改存储器和寄存器支持断点、观察点、堆栈指示器、单步、运行和停止命令。调试时不需要额外的目标RAM、程序存储器、定时器或通信通道,并且所有的模拟和数字外设都正常工作。
1.2.2 开发工具主要技术指标
??支持的目标系统:所有C8051Fxxx 系列单片机。
??系统时钟:最大可达25Mhz。
??通过USB 接口与PC 机连接。
??支持汇编语言和C51 源代码级调试。
??第三方工具支持(Keil C)。
1.2.3 IDE 软件运行环境
要求PC 机能够运行开发工具软件并能与串行适配器通信。对PC 机有如下系统要求:
??Windows 95/98/Me/NT/2000/XP 操作系统
??32Mb RAM
??40Mb 自由硬盘空间
??空闲的USB 口
1.2.4 开发工具与PC 机硬件连接
在系统编程和调试环境如图下所示。
硬件连接及软件安装:
将USB 串行电缆的一端与教学机的USB 连接;
连接USB 串行电缆的另一端到PC;
给目标系统上电;
插入CD 并运行“SETUP.EXE”,将IDE 软件安装到您的PC 机;
在PC 机的开始菜单的“程序”项中选择Silicon Labs IDE 点击Silicon Labs 图标,运行IDE 软件。
1.3 C8051F020 CPU
1.3.1 C
C8051F020 CPU 板是为了便于安装而设计的;C8051F020 CPU 板是将C8051F020的所有引脚(100 个引脚)引到四个单排针;该四组单排针可与不同用户设计的应用系统连接,如在该教学系统上将和系统实验板连接。
1.3.2 C
①、模拟外设
(1) 逐次逼近型8 路12 位ADC0
转换速率最大100ksps
可编程增益放大器PGA
温度传感器
(2) 8 路8 位ADC1 输入与P1 口复用
转换速率500ksps
可编程增益放大器PGA
(3) 两个12 位DAC
(4) 两个模拟电压比较器
(5) 电压基准 内部提供2.43V
外部基准可输入
(6) 精确的VDD 监视器
②、 高速8051 微控制器内核
流水线式指令结构速度可达25MIPS
22 个矢量中断源
③、 存储器
片内4352 字节数据RAM
64KB Flash 程序存储器可作非易失性存储
外部可扩展的64KB 数据存储器接口
④、数字外设
8 个8 位的端口I/O
I2C、SPI、2 个增强型UART 串口
可编程的16 位计数器/定时器阵列(PCA)
5 个通用16 位计数器/定时器
专用的看门狗WDT
更详细资料可参见Silicon Labs C8051F02x datasheet
1.4 系统实验板
系统实验板除与C8051F020 CPU 板接口外还配置了丰富的硬件资源,各教学单位可根据自己的需要安排实验内容。
系统实验板硬件逻辑结构如下图,电路图及器件分布图参见附录A
系统实验板框图
系统实验板可按教学需要与C8051F020 CPU 板组成目标系统,然后由与C8051F020CPU 板中的C8051F020 单片机JTAG 口相连接的Silicon Labs 开发工具在系统实现开发调试。
该机除了能完成全部单片机基础实验教学外,还采用了扩展总线外引、标准插件组成无限开展实验区的办法。更方便的扩展完成当前各种前沿的、智能化的、单片机与新型器件的应用实验。如可扩展:各种I C 器件、SPI 器件、
文档评论(0)