刘增辉-vhdl实验报告-实验2--五人表决器.docVIP

刘增辉-vhdl实验报告-实验2--五人表决器.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
学生实验报告 实验课名称:VHDL硬件描述语言 实验项目名称:五人表决器 专业名称:电子科学与技术 班级学号:3205080135 学生姓名:刘增辉 教师姓名:程鸿亮 _2010__年__11__月__6__日 组别_____________________ 组别_____________________ 同组同学_ 黄红涛 _ 实验日期:2010年11月6日 实验室名称__________ 成绩_____ 一、实验名称 一、实验名称: 五人表决器 二、实验目的与要求: 实验目的: 1)设计一个五人表决器,掌握异步清零以及锁存器的工作机制,掌握QuartusII软件的使用方法以及GW48型SOPC开发平台中的输入输出模式配置方法。 实验要求: 2)通过VHDL编程,实现一个五人表决器,要求有5个表决输入端、1个清零端、1个锁存端、表决结果显示端,具体接口说明如下图所示。 首先在QuartusII上进行功能和时序仿真,之后通过器件及其端口配置下载程序到SOPC开发平台中。在硬件实现中,要求: v_in:表决信号输入端,高电平为赞成,低电平为反对; lock:判决锁存信号,上升沿表决结束,锁存表决输入信号,并计算输出表决信息; clr:清零信号,高电平有效,进入新的一次表决过程; v_over:表决结束信号,高电平有效,清零信号有效后,此信号为低电平。 num_agr:BCD码输出显示表决结果中赞成的人数; num_opp:BCD码输出显示表决结果中反对的人数; v_out:对应显示每个表决信号的状态; led_agr:判决结果为赞成时有效; led_opp:判决结果为反对时有效; 1. 1.用实验平台的拨动开关实现5人表决的输入信号(v_in):要求使用最右面5个开关。 2.用实验平台的按键实现清零(clr)和锁存(lock)信号: 采用模式4的输入方式,要求使用键7实现清零(clr)、键6实现锁存(lock)。 3. 用实验平台的数码管实现赞成和反对人数的显示: 要求使用数码管6显示赞成票数、数码管5显示反对票数。 4. 用实验平台的LED发光阵列实现表决结果和每人的表决信号: 要求LED1显示判决赞成(led_agr)信号,LED8显示判决反对(led_opp)信号。LED3、LED4、LED5同时显示判决结束信号。LED10、LED11、LED12、LED13、LED14显示5人的表决信号。 六、源代码: 功能具体要求: 功能具体要求: 当系统启动后,数码管5、6分别显示“FF”字样,所有用到的数码管熄灭,表决开始,用户此时可以通过拨动开关输入5人的表决意见,并通过LED10~LED14分别显示出来,当用户按下lock按键(按键6)后,LED10~LED14的状态被锁存,LED3、LED4、LED5同时点亮,此时无论如何输入表决意见LED10~LED14的状态都不会改变,同时系统会计算出来赞成的人数和反对的人数,并分别用数码管5、6显示出来,而且系统会计算出来赞成的人数和反对的人数的大小关系,并通过LED1和LED8显示出来最终判决的表决结果(判决赞成:LED1亮;判决反对:LED8亮)。此时用户按下清除键clr(按键7)后,系统又恢复成为刚启动状态。 三、实验内容: 实验步骤如下: 1. 打开QuartusII软件,建立一个新的工程: 1) 单击菜单File\New Project Wizard… 2) 输入工程的路径、工程名以及顶层实体名。 3) 单击Next按钮,此试验没有包含已有文件,单击Next继续。 4) 设置我们的器件信息: 5) 单击Next,指定第三方工具:这里我们不指定第三方EDA工具,单击Next后结束工程建立。 2. 建立VHDL文件: 1) 单击File\New菜单项,选择弹出窗口中的VHDL File项,单击OK按钮以建立打开空的VHDL文件。 2) 在编辑窗口中输入VHDL源文件并保存,注意实体名、文件名必须和建立工程时所设定的顶层实体名相同。 3) 编译工程,单击Processing\Start Compilation开始编译。 3. 建立矢量波形文件 1) 单击File\New命令,在弹出的对话框中选择Other Files页面中的Vector Waveform File项,打开矢量波形文件编辑窗口。 2) 双击窗口左边空白区域,打开Insert Node or Bus对话框 3) 单击Node Finder…按钮,打开以下对话框,选择Filter下拉列表中的Pins:all,并点击List按酒以列出所有的端口,通过按钮把这些端口加入到右面的窗口中,单击OK完成端口的添加。 4) 回到波形编辑窗

文档评论(0)

liwenhua11 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档