数字定时控制器电子技术课程设计.docVIP

. . 北京理工大学电子技术课程设计 数字定时控制器 第1章 设计任务及要求 1．1设计任务及要求 设计一个具有数字钟功能的数字定时控制器 1、计时显示范围要求自00时00分00秒到23时59分59秒 2、具有校时功能，可对小时、分、秒分别进行校准 3、要求预选时刻到达时被控对象连续响10秒，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒 第2章 课题分析及EDA仿真分析 2.1 设计方案与分析 整体分为震荡电路、计时电路、校时电路、闹钟电路、分频电路 用振荡电路产生2Hz信号，来实现时钟的计时脉冲 时分秒计时电路分别用24进制、60进制、60进制计数器完成，通过分频得到1Hz信号，周期即1秒，从而实现24小时计时功能 校时电路用4位状态移位寄存器实现，分别实现计时-校时-校分-校秒 闹钟电路用与非门将需要的时刻译码，与0.5Hz相与，使得在两秒周期内，响一秒、断一秒 分频电路产生2Hz信号供校时、0.5Hz供闹钟电路译码显示电路 译码显示电路 时计数器 分计数器 秒计数器 校时电路 闹钟电路 分频电路 振荡电路 图2-1数字时钟电路结构图 计时电路工作时，通过分频得到的1Hz信号作为秒的脉冲输入，当秒计数器计数满60时，输出进位脉冲，送至分计数器计数，同时对秒清零。当分计数器计数满60时，输出进位脉冲，送至时计数器计数。当时计数器计数满24时，输出清零脉冲，分别送至秒、分、时计数器的清零端完成清零，开始新一天的计时。 2.2 电路的仿真与论证 2.2.1振荡电路 由于通过三五定时器产生脉冲信号没有晶振稳定，且实验室没有555定时器，所以采用晶振电路。 振荡电路采用晶振电路，如图，4060为14 级二进制串行计数器，可以将32.768HZ进行14分频，得到2HZ。 晶振电路结构如图2-2 图2-2 555定时器RC振荡电路 2.2.2分频电路 振荡电路获得2HZ的方波信号后，需要将其进行分频，得到1HZ、0.5HZ。采用74LS160作为分频器，74LS160是8421编码的10进制计数器，将其功能设定为计数功能，把2HZ的信号输出到CLK管脚，则其QA管脚便输出1HZ的方波信号，QB管脚输出0.5HZ的方波信号，仿真结果如图2-3 图2-3 分频电路（图中2HZ由555定时器产生） 2.2.3时、分、秒计时电路 计时功能由6片74LS160实现，秒位由两片构成60进制，各位的作为十进制，进位信号给十位；将十位的QB、QC相与作为进位信号给分位的CLK，同时作为清零信号给十位的CLR，实现从0到59的循环计数。 分位的组成与秒位的完全相同。 时位由两片74LS160组成24进制。把十位的QB与个位的QC相与作为清零信号给两片的CLR两端，实现从0到23的计数。 给秒位的CLK端输入1HZ脉冲信号，周期一秒，则秒位每一秒计一次数，到59后进位到分位，同时秒位清零；同理，分位每60分进位一次给十位。实现自00时00分00秒到23时59分59秒的计 仿真结果如图2-4、图2-5 图2-4 秒、分计数器 图2-5 时计数器 2.2.4校时电路 由于只能采用一到两分开关实现校时，于是使用了移位寄存器4015，通过逻辑门电路使4015的输出Q0Q1Q2Q3。共五个状态循环，Q0Q1Q2Q3=0000代表暂停，Q0Q1Q2Q3=1000代表计时，Q0Q1Q2Q3=0100代表校时，Q0Q1Q2Q3=0010代表校分，Q0Q1Q2Q3=0001代表校秒。仿真结果如图2-6所示 图2-6 CD4015的5状态循环接线图 将Q0分别与1HZ、秒进位、分进位信号相与，再把Q1、Q2、Q3与2HZ相与，将两个相与结果相或，得到的信号分别送到秒、分、时的CLK，当Q1=1时，由于Q2、Q3均为0，则时位的CLK为2HZ进行校时，校分、校秒同理。 仿真结果如图2-7所示 图2-7 校时原理图 2.2.6闹钟电路 要求在6：30或22：30时闹钟响起，选取6:30，用与非门和74LS138将06:30这四个数进行译码。6即把QB、QC相与，3把QA、QC相与，两个0用74LS138进行译码，Y0（低电平有效，所以要加反相器），将这四个数相与作为译码电路。 因为要求响应10秒，所以讲秒的十位参与译码。 闹钟电路的要求是当到达预定时间时，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒，因此需要一个0.5HZ的方波信号，与预设时间的译码信号相与，相与的结果送至蜂鸣器。 仿真电路如图2-9 图2-8 闹钟电路 2.3 系统总体电路 总体仿真电路图如图2-9所示 图2-9 系统总体电路图 由晶振构成的振荡电路产生2HZ的方波信号，经74LS160分频后得到1HZ和0.5HZ