EDA实验一38译码器的设计.docxVIP

《电子设计自动化》实验报告 实验实验名称:3 — 8 实验 实验名称: 3 — 8译码器的设计 专业及班级： 姓名： 学号: 一.实验目的: 掌握组合逻辑电路的设计方法。 掌握VHDL语言的基本结构及设计的输入方法。 掌握VHDL语言的基本描述语句的使用方法。 实验步骤（附源代码及仿真结果图）: 实验步骤 （附源代码及仿真结果图）: 建立工程，Quartus II -File-New project wizard （注意工程目录屮不能出现屮文字符, 不能建立在桌而上）；弹岀窗口如图2-3所示。 图 2-3 New Project Wizard 图 2-3 New Project Wizard 窗口 点击next,在出现的对话框中输入如下项H信息： 项冃路径，如：D:\EDA experiment\decoder38; 项目名称,如：decoder38o如图2?4所示： 图2?4项目路径和项目名称对话框 点击2次next后,出现如图2-5所示的对话框: Device family 中选择 Cyclone IV E; Available devices 中选择 EP4CEII5F29C7. 3 New Project VJizdrd Family Device Settings [page 3 of 5] Select the end device you want to tor