基本运算器静态随机存储器实验报告.doc

学号： 姓名： 专业： 班级： 课程名称 计算机组成原理 实验课时 4 实验项目 基本运算器实验 实验时间 2015-11-2 实验目的 1．了解运算器的组成结构。 2．掌握运算器的工作原理。 实验环境 PC 机一台，TD-CM3+实验系统一套。排线若干 实验内容（算法、程序、步骤和方法） 1.实验原理： 运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B，三个部件同时接受来自A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是算术运算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。ALU 中所有模块集成在一片CPLD(MAXII EPM240)中。 逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2 所示。图中显示的是一个4X4 的矩阵（系统中是一个8X8 的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4 位矩阵中使用‘右1’和‘左3’对角线来实现右循环1 位。 (3) 对于未连接的输出位，算术右移使用符号扩展而不是0 填充。使用另外的逻辑进行移位总量译码和符号判别。 图1-1-2 交叉开关桶形移位器原理图 运算器单元由以下部分构成：一片CPLD 实现的ALU，四片74LS245 构成的保护电路。ALU的输出通过三态门74LS245 连到CPU 内总线上，CPU 内总线和数据总线已连通，数据总线指示灯和数据总线相连，用来显示数据总线的内容（实验系统中所有的LED 显示灯均为正逻辑，亮为‘1’，灭为‘0’），ALU 的数据输入以排针形式引出B7’…B0’，另外还有进位标志FC 和零标志FZ 指示灯。图1-1-1 中有三部分不在CPLD 中实现，而是在外围电路中实现，这三部分为图中的‘显示A’、‘显示B’和ALU 的输出控制‘三态控制245’，请注意：实验箱上凡丝印标注有马蹄形标记‘ ’，表示这两根排针之间是连通的。图中除T2 和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2 都连接至MC 单元的T1、T2，CLR 都连接至CON 单元的CLR 按钮。T2 由时序单元的TS2 提供（时序单元的介绍见附录二），其余控制信号均由CON 单元的二进制数据开关模拟给出。控制信号中除T2 为脉冲信号外，其余均为电平信号，其中ALU_B 为低有效，其余为高有效。 暂存器A 和暂存器B 的数据能在LED 灯上实时显示，原理如图1-1-3 所示（以A0 为例，其它相同）。进位标志FC、零标志FZ 和数据总线D7…D0 的显示原理也是如此。 图1-1-3 A0 显示原理图 运算器的逻辑功能表如表1-1-1 所示，其中S3 S2 S1 S0 为4 位控制信号，Cn 为来自低位的进位信号，FC 为向高位的进位标志，FZ 为运算器零标志，表中功能栏内的FC、FZ 表示当前运算会影响到该标志。 表1-1-1 运算器逻辑功能表 运算类型 S3S2S1S0 功能 逻辑运算 0 0 0 0 F=A （直通） 0 0 0 1 F=B （直通） 0 0 1 0 F=AB （FZ） 0 0 1 1 F=A+B （FZ） 0 1 0 0 F=/A （FZ） 移位运算 0 1 0 1 F=A逻辑右移B（取低3位）位 （FZ） 0 1 1 0 F=A逻辑左移B（取低3位）位 （FZ） 0 1 1 1 F=A算术右移B（取低3位）位 （FZ） 1 0 0 0 F=A循环右移B（取低3位）位 （FZ） 算术运算 1 0 0 1 F=A加B （FC，FZ） 1 0 1 0 F=A加B加Cn （FC，FZ） 1 0 1 1 F=A减B （FC，FZ） 1 1 0 0 F=A减1 （FC，FZ） 1 10 1 F=A加1 （FC