数字信号讲义第六章.pptVIP

6.4 时序逻辑电路的设计方法 例：用JK触发器设计一个模5计数器。 例：设计一个串行数据检测器，要求在连续输入三个或三个 以上“1”时输出为1，其余情况下输出为0。 二、状态化简 五、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别 求出X=0/1下的次态和现态下的输出，得到： 6.21、6.22、6.29、6.31 6.30、6.33、6.35 小 结 一、同步、异步时序逻辑电路的分析 二、同步计数器的设计 三、用74161（ 74160 ）设计任意进制的计数器 四、序列信号发生器的设计 1、移存型 2、计数型 作 业 * 6.3.4 序列信号发生器 在数字系统中经常需要一些串行周期性信号，在 每个循环周期中， 0和1数码按一定的规律顺序排列， 称为序列信号。 序列信号在通信、雷达、遥控、遥测等领域有着广 泛的应用。产生序列信号的电路称为序列信号发生器。 设计给定序列信号的电路，一般有两种结构形式， 移存型序列信号发生器和计数型序列信号发生器。 1. 移存型序列信号发生器 例：设计一个序列信号发生器电路，使之在一系列CLK脉冲 的作用下能周期性的输出的序列信号。 解：根据给定序列信号的长度m=8，确定移位寄存器的位 数 n 3,列出状态转换表。 D0＝？ CLK 状态转换表 CLK Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 0 D0 1 0 1 1 1 0 0 0 1 移位寄存器只需设计D0 画出电路图（用D触发器实现） 输出信号可以从 Q0或Q1端取吗？ 如果改用JK触发器 怎样设计？ 2. 计数型序列信号发生器 电路由两部分构成 例：设计产生序列信号1110011 的发生器电路。 解：根据序列信号的长度m=7， 可选用二进制计数器 74LS161和一个8选1数据 选择器组成。 CLK Q3Q2Q1Q0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 OUT 1 1 1 0 0 1 1 OUT 解：根据序列信号的长度m=7，可用二进制计数器74LS161 和一个8选1数据选择器组成。 这部分如果用4－1MUX怎样实现？ 这部分可用其它 器件构成吗？ Q3Q2Q1Q0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 OUT 1 1 1 0 0 1 1 OUT 用二进制计数器74LS161和74LS138译码器组成。 还可以简单一些吗？ 这部分还可用其它 器件构成吗？ Q3Q2Q1Q0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 OUT 1 1 1 0 0 1 1 用二进制计数器74LS161和门电路组成。 OUT 6.4.1 同步时序逻辑电路的设计方法 设计步骤： 确定: 输入、输出变量及电路 的状态数。 进行状态编码 利用次态K图法 （1）建立状态转换图 （2）用K图的形式描述状态 Q3 Q2Q1 0 1 00 01 11 10 0 0 0 0 1 x x x C C Q3 Q2Q1 0 1 00 01 11 10 001 010 011 100 000 xxx xxx xxx 编码 Q3 Q2Q1 0 1 00 01 11 10 0 0 0 1 0 x x x Q3 Q2Q1 0 1 00 01 11 10 0 1 1 0 0 x x x Q3 Q2Q1 0 1 00 01 11 10 1 0 1 0 0 x x x Q3 Q2Q1 0 1 00 01 11 10 001 0