半导体存储器与可编程逻辑器件.ppt

可擦除的可编程逻辑器件 （Erasable Programmable Logic Array，简称EPLD） 复杂的可编程逻辑器件 （Complex Programmable Logic Array，简称CPLD） 现场可编程门阵列 （Field Programmable Gate Array，简称FPGA） （2）高密度PLD 每个芯片集成的逻辑门数达数千门，甚至上万门， 具有在系统可编程或现场可编程特性，可用于实现 较大规模的逻辑电路 2. PLD的基本结构 （1）“与－或”阵列结构（乘积项结构 ） 输 入 输 出 输 入 电 路 与 阵 列 或 阵 列 输 出 电 路 PLD与或阵列结构框图 互补 输入项 与项 或项 反馈项 根据与、或阵列的可编程性，PLD分为三种基本结构。 1）与阵列固定，或阵列可编程型结构 PROM属于这种结构。 2）与、或阵列均可编程型结构 PLA(Programmable Logic Array)属于这种结构。 特点：与阵列规模大，速度较低。 特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。 3）或阵列固定，与阵列可编程型结构 PAL(Programmable Array Logic)属于这种结构。 特点：速度快，费用低，易于编程。 当前许多PLD器件都采用这种结构。 （2）查找表（Look-Up-Table,LUT）结构 用存储逻辑的存储单元来实现逻辑运算。 FPGA是属于此类器件。 RAM存储器预先加载要实现的逻辑函数真值表，输入 变量作为地址用来从RAM存储器中选择输出逻辑值 。 工作原理 类似于用ROM实现组合逻辑电路。 7.3.2 可编程阵列逻辑(PAL) PAL的基本结构 1 1 1 ≥1 ≥1 A0 A1 A2 F1 F0 1. PAL的输出结构 PAL的与阵列结构类同.但输出结构有多种: 1) 组合输出型(这种结构适用于实现组合逻辑电路) ① 专用输出结构 O ≥1 1 输入项 I … … 共有三种形式: 高输出有效; 低输出有效; 互补输出. 本例为低 输出有效 ② 可编程I/O结构 I/O ≥1 1 输入项 I … … EN 1 1 2) 寄存器输出型 寄存器输出型结构,内含触发器,适应于实现时序逻辑电路. ① 寄存器输出结构 Q ≥1 1 输入项 I … … EN 1 1 1D CLOCK EN ②带异或门的寄存器输出结构 Q ≥1 1 输入项 I … … EN 1 1 ≥1 1D =1 CLOCK EN ③ 算术运算反馈结构 A ≥1 1 输入项 B … … EN 1 1 1D =1 CLOCK EN ≥1 ≥1 ≥1 ≥1 ≥1 A A A+B A+B A+B A+B 输出 ≥1 EN 1 1 1D CLK EN ≥1 EN 1 1 1D 1 1 1 IN1 IN8 OUT1 OUT8 … … … PAL16R8 0 63 0 31 PAL的结构代码 组合型 寄存器型 类型 代码 H L P C XP S R X RP RS V 含 义 高有效输出 低有效输出 可编程输出极性 互补输出 异或门、可编程输出极性 积项共享 寄存器型输出 带异或门寄存器型输出 带可编程极性寄存器型 带积项共享寄存器型 通用型 实 例 PAL10H8 PAL10L8 PAL16P8 PAL16C1 AmPAL22XP10 PAL20S10 PAL16R8 PAL16X4 PAL16RP8 PAL20RS10 AmPAL22V10 请用PAL16L8实现2×2乘法器（输入A1A0和B1B0分别为两位二进制数，输出为结果F3F2F1F0）。 逻辑方程为： F3=A1+A0+B1+B0 F2=A1+B1+A0B0 F2=A0+B0 F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B0 2. PAL应用举例 ≥1 EN 1 1 1 1 A1 F1 PAL16L8 0 0 31 1 A0 1 B1 1 B0 F1=A1A0+B1B0+A1B1 +A0B0+A1A0B1B0 以实现F1为例 3. PAL器件的性能特点 ㈠ 逻辑功能由用户定义，用可编程方法代替常规 设计方法； ㈡ 编程容易，开发简单，简化了系统设计和布线 过程； ㈢器件密度大，可代替多片中小规模标准数字集成电路，比用常规器件节省空间； ㈣器件传输延迟小，工作频率高，有利于提高系统的工作速度； ㈤具有可编程的三态输出，管脚配置灵活，输入输出管脚数量可变； ㈥具有加密功能，有利于系统保密； ㈦采用多种工艺制造，可满足不同系统不同场合的各种需要。 7.3.3 通用阵列