HQFC-B1课程设计使用说明.pptVIP

HQFC-B1计算机组成原理 北京华清方辰科技发展有限公司 JM电子工作室 HQFC-B1课程设计 一、设计任务： 1、通过知识的综合运用，设计一台新的微程序控制器的模型计算机。 2、根据设计图纸，在实验台上进行组装、调试。 画出微程序控制器设计图 根据设计图编写控制器代码 二、设计要求 1、寄存器取立即数、寄存器与立即数相加指令。 3、时序仍采用实验台提供的时序电路（T1~T4）。 HQFC-B1实验系统简介 HQFC-B1模型机示意图 控制台 时序发生器 数据通路 微程序控制器 指令代码 条件信号 IR7~IR4 C 时序信号 T1~T3 开关控制 SWC SWB SWA 开关控制 DP QD CLR# 微指令控制字段 控制信号 TJ 时序信号 T1 指示灯信号 P0~P4 一、HQFC-B1数据通路图 二、微程序控制器 1、微程序控制器由5片58C65/28C64组成，存储容量为8K,本实验系统公使用128个字节。微指令格式采用全水平型，微指令字长37位，其中顺序控制 部分10位：后继微地址uA5~uA0,判断标志位P3~P0 操作控制字段：27位，全部采用直接表示法，用于控制数据通路 的操作 2、标志位P3和控制台开关SWC~SWA结合在一起确定微程序的分支，完成不同的控制台操作。 3、标志位P2和指令操作码（IR寄存器的高4位IR7~IR4)结合确定微程序的分支，转向各种指令的不同微程序流程。 4、标志位P1标志一条指令的结束，与中断请求信号INTQ结合，实现对程序的中断处理。 5、标志位P0与C结合确定微程序的分支，实现条件转移指令。 6、微程序控制器： （1）HQFC-B1实验系统有11条机器指令功能，和数据通路总体图的控制信号，采用的微指令格式见下图。微指令字长共38位。其中顺序控制部分10位：后继微地址６位，判别字段４位，操作控制字段28位，各位进行直接控制。微指令格式中，信号名为高有效信号。为了适合运算器LS181，进位信号与其一至，CN#为运算器最低进位/借位，低有效。 控制存储器采用5片EEPROM 28C64(U8、U9、U10、U11、U12)。28C64的输出是D0—D7，分别与引脚11、12、13、15、16、17、18、19相对应，CM0是最低字节，CM4是最高字节。微地址寄存器６位，用一片8D触发器74LS273组成，带有清零端。两级与门、或门构成微地址转移逻辑，用于产生下一微指令的地址。在每个T1上升沿时刻，新的微指令地址会打入微地址寄存器中，控制存储器随即输出相应的微命令代码。微地址转移逻辑生成下一地址，等下一个T1上升沿时打入微地址寄存器。5片EEPROM的地址A6（引脚4）直接与控制台开关SWC连接，当SWC = 1时，微地址大于或者等于40H，当SWC = 0时，微地址的范围为00H—3FH。SWC主要用于实现读寄存器堆的功能。 （一）、控制信号介绍 SW_BUS: 为1时，允许开关数据送数据总线。 LDER: 为1时，将数据总线的数据写入暂存寄存器ER；在T4上 升沿保存C、Z标志位。 WRD: 为1时，允许对寄存器堆RF进行写操作。 WR1~WR0: 选择写入寄存器堆的寄存器号。 RD1~RD0: 选择从A端口读出的寄存器。 RS1~RS0: 选择从B端口读出的寄存器。 RS_BUS: 为1时，允许从B端口读出的数据送往数据总线。 LDDR1: 为1时，对运算器操作数DR1加载（运算器B口）。 LDDR2: 为1时，对运算器操作数DR2加载（运算器A口）。 M1: DR1数据来源选择，1=寄存器堆，0=数据总线。 M2: DR2数据来源选择，1=寄存器堆，0=数据总线。 ALU_BUS: 为1时，运算器运算结果允许送数据总线。 S3~S0: 运算器运算功能选择。 LDAR1/LDAR2: 为1时，加载地址寄存器AR1/AR2 AR1_INC: 为1时，地址突破口AR1加1。 M3: AR2数据来源选择，1=数据总线，0=程序计数器PC。 M4: R4数据来源选择，1=数据总线，0=指令寄存器IR。 LDPC(LDR4): 为1时，允许对程序计数器（R4)加载。 PC_ADD: 为1时，进行PC+D操作。 PC_INC: 为1时，时行PC+1操作。 LDIR(CER): 为1时，对指令寄存器IR（右端口）加载。 LDIAR: 为1时，对中断地址寄存器IAR加载。 IAR_BUS: 为1时，允许中断地址寄存器IAR数据送数据总线。 CEL: 为1时，允许双端口存储器