EDA实验报告DOC.docVIP

西华大学实验报告 PAGE PAGE 22 西华大学实验报告 第 组 第 组 西华大学实验报告（理工类） 开课学院及实验室： 电气与电子信息信息学院 实验时间 ： 年 月 日 学 生 姓 名 学 号 成 绩 学生所在学院 电气与电子信息学院 年级/专业/班 课 程 名 称 EDA技术 课 程 代 码 106001589 实验项目名称 实验一、Quartus II软件使用初步与简单组合电路的设计 项 目 代 码 指 导 教 师 林竞力 项 目 学 分 一、实验目的 1．熟习Quartus II软件的使用； 2. 掌握用原理图输入法和硬件描述语言（Verilog HDL）两种方法来设计逻辑电路； 3. 对设计电路作硬件验证； 二、实验原理 1.用原理图输入法来设计一个半加器电路 参照图1-1(P57)来完成一个半加器电路的设计，其中a、b 为一位的加数与被加数信号，he、jw分别为和与进位信号。存盘仿真后，观察仿真波形，并用硬件验证电路的功能。 图1-1 半加器电路原理图 2. Quartus II软件目前版本已达到10.0以上，但对于初学者来说采用6.0或