eetop.cnFPGA实现流水线结构的FFT处理器.pdfVIP

2004年9月 重庆大学学报 Sep·2004 箜：：：叁箜!：塑 12竺坠垡竺12竺墼!竺曼旦21：：翌!坚 !竺!：：!翌￡：! 文章编号：1000一582X(2004)09—0033一04 FPGA实现流水线结构的F订处理器。 朱冰莲，刘学刚 (重庆太学通信工程学院，重庆400030) 摘要：针对高速实时信号处理的要求，介绍了用现场可编程逻辑阵列(n，GA)实现的一种流水线 结构的珊T处理器方案。该FFT处理器能够对信号进行实时频谱分析，最高工作频率达到75MHz。通 过对采样数据进行加窗处理来减少了频谱泄漏产生的误差。为了提高FIi’I．工作频率和节省FPGA资 源。采用了由1024点复数m计算2048点实数肿的算法。此外还介绍了一种计算复数模值的近 似算法。 关键词：流水线；快速傅立叶变换；现场可编程逻辑阵列 911．6 文献标识码：A 中图分类号：TN HT算法多种多样，按数据组合方式不同一般分为 复数求模运算、地址产生单元及其缓冲单元使用 按时间抽取和按频率抽取，按数据抽取方式的不同又可 VHDL语言编程实现。 分为基2，基4等。F蕾T的实现方法也多种多样，可以用 1．1加窗处理运算 软件或硬件实现，也可以用软硬件结合的方式实现。用 为了减少时域截断造成的频谱泄漏误差，最常用 软件实现计算速度很慢，一般用于离线处理，软、硬件结 的方法就是变换前对采样数据进行加窗处理运 合方式实现如用单片机或DsP实现在速度不高的情况 算【2。‘】。用于信号处理的窗函数很多，工程上常用的 可以实现在线实时处理，但是在高速的场合仍然不能满 是矩形窗、汉宁窗、高斯窗、海明窗、布拉克曼窗等。由 足要求【l】。针对快速信号处理的要求及1％A器件的 图l可以看出，海明窗的主瓣宽度比较窄，旁瓣衰减在 特点，提出了一种基于fH强实现的基2抽取流水线结 构的FFr算法。为了提高肿工作频率和节省融40dB以上，而且窗函数的形状比较平坦，可以用比较 资源，利用10拼点复数来计算2048点实数的肿。此 少的位数对窗函数数值进行量化。高斯窗的形状虽然 外为了减少频谱泄漏的影响，在肿运算前先对数据进 可以调节，但是它的主瓣衰减太慢。 笔者设计的FFT处理器是用来分析叠加有多个 行了加窗处理。观察信号的频谱分布，通常需要对矸．r 窄带干扰的直接序列扩频通信系统中的信号，要求精 运算后的复数数据进行取摸运算，但是硬件实现取模运 确给出每个窄带干扰的中心频率及其干扰强度的相对 算非常困难。笔者提出了复数取模的一种近似算法，平 大小，因此海明窗更适合本文中的信号处理要求。由 均误差不超过O．6％。 于窗函数的值是中心对称的，因此只需存储窗函数的 1 FFT处理器的FPGA设计 前肌个点，这样可以节省一半的ROM存储空间。海 FFr处理器是在ALlERA公司的Qu8咖8系统中 明窗函数表达式如下： 开发的，选用基于查找表、乘积项、嵌入式存储器的多 埘(n)=o．54一o．46c08f—兰!坠1 核结构晦APEx20K系列器件。乘法器、双口m～M、