片上网络流量控制与其路由算法的分析.pdfVIP

第审 绪沦 第一章 绪论 1．1 Oil SoC的发展趋势——片上网络(NetworkChip) 摩尔定律，即每隔二印i集成度增2n4倍，特征尺寸缩4,2倍。在这期间，虽然有很多人预测这 种发展趋势将减缓，fu是微电_了产业二十多／-Ii来发展的状况证实了Moore的预言。而且根据预 测，微电了技术的这种发展趋势还将继续下玄，这是其它任何产业都无法与之比拟的。 目前，微电了技术发展的目标是不断提高集成系统的性能及性能价格比。随着ASIC设计 技术利传统大规模集成电路开发经验的大量积累，在微电了加工工艺进入0．25微米，单片集成 百万门级电路成为王见实之后，集成电路开始向SoC发展。SoC实质上是一个专用系统，通常定 义为将微处理器、存储器等IP核集成在单一芯片上，因而把集成电路产品特征带进了一个高 级的“专用”阶段。整个系统中采用SoC可以减小芯片尺寸、增强系统功能、降低功耗。SoC 的设计技术是从“集成电路”级设计到“集成系统”级设计转变的结果，其设计是从整个系 统性能出发，把微处理器、模型算法、外围器件乃至器件的设计紧密结合起来，并通过系统 软件利硬件的I办同设计，在单个芯片上完成整个系统的功能。过左十印里，SoC得到了快速的 36亿美元，增长虱]2007年的347亿美元，钉i增 发展。据Dataquest统计，SoC销售额从2002f1-的1 长率超过20％。 集成电路设计效牢的增长率总是滞后于芯片集成度的增长率，造成了芯片集成度和设计 效j簪之间～定的差距，并且这种差距还在继续增大。另一方面，现有的SoC设计方法的核心 I～容是以嵌入式微处理器为核心，基于片上总线集成lP核，最终设计出目标芯片。这种以微 处群器为核-心的设计方法将随着微处理器数量的增多而遇到闲难。不难想象，当片上系统集 成上百个处理器时，仅仅是众多微处理器之间的协同验证就变得极其网难， 具体现有：芭=片体系结构的瓶颈，丰要表现为下面两个方面： (I)传统总线的可扩展性问题 随着电路规模越来越大，芯片上集成的单元越来越多，数据处理量也越来越大，传统的 总线方式可扩展性差的问题就越来越突出，同时连接成百上千个功能模块(或嵌入式处理器) 则完全无法实现。而且传统总线结构资源利ffj牢较低．不能提供很好的并行处群能力。尤其 “训：叱人‘。严硕+M究，上0j：位论文 第 审 绪论 是红纳水特征Jtjj‘阶段，物理上的原凶(如多科JI噪声源的引入、功耗增大以及多种物胖参数 的不可颅知性等)使全局连线(刚总线)遇到了无法逾越的瓶颈。虽然总线可以有效地连接 多个通讯方，fL|地址资源是有限的，有限的地址资源将成为扩大电路规模的瓶颁；总线由多 用户共享，fu…条总线是无法支持一对以上的用户同时通讯的，传统总线结构的时问资源利 用率是很低。 同H,-J’SoC系统设计是从系统需求分析开始，确定硬件系统中的各功能模块。为了使系统 能够正常工作，SoC中各物详模块在芯片上的相对位置是一定的，总线和时钟网络以及其它 全局信号总线都是针对这一具体需求进行专门的设计，从而使得SoC芯片能够在深亚微米效 应下正确工作。一旦在物理设计完毕后，发现了原来设计中的某些错误或是不合理，那么再 纠正错误的过程就可能是再一i久的重新设计的过程，不fu-浪费大量的人力物力，而且还有可 能得不到正确的结果。 (2)单一时钟同步问题 总线结构要求全局同步，fu是随着工艺特征尺寸越来越小，工作频礴墨迅速上升，达到 10GHz以后，连线延时造成的影响将严重到无法设计全局时钟树的程度。而且由于时钟网络 的庞大，其功耗将占据芯片总功耗的大部分。由单一系统时钟同步全芯片的工作将极其冈难。 从上面的分析看，随着半导体工艺特征尺寸的不断减小，在电路规模不断扩大的渠道下 以及新的物婵效应和设计剪／J差的压力下，芯片基础架构及其设计方法学的全新变革是必定 要发牛的。另外，电了信息技术的高速发展要求未来的电．了系统具备快速解决曰益复杂的检 测、计算、通信以及讯号处弹的能力：相应的，系统将要求未来的芯片提供并行计算和实时 处理多仟务的能力，因而1999-