ASIC仿真加速系统编译优化策略探究.docxVIP

ASIC仿真加速系统编译优化策略探究 摘要：随着微处理器设计技术的发展，基于硬件仿 真加速器的系统验证已成为业内公认的最有效的系统验证 方法，而系统仿真频率是硬件仿真加速器验证系统最重要的 性能指标之一?本文以某款国产高性能通用微处理器FT-xx 在ASIC仿真加速平台上的系统仿真加速为工程背景，通过 调整编译选项、分析编译结果展开研究?首先分析了 ASIC硬 件仿真加速的加速原理，然后重点研究了逻辑资源数量、通 用寄存器类型设计映射方式、特殊寄存器类型设计映射方式 对系统仿真频率的影响?研究结果表明，当待验证设计的规 模一定时，ASIC仿真器的逻辑资源并非越多越好、 memorysize值的选取存在一个较佳范围、对于某些特殊的寄 存器采用强制映射能极大地提高系统仿真频率. 关键词：硬件仿真加速器；ASIC；频率；仿真加速 中图分类号：TP302. 1文献标识码：A An Effective Memory System Verifiestion Method Based on ASIC Emulation Acceleration System ZHOU Hai-liang, BAI Ying, ZHANG Shun, LUO Li (College of Computer, National Univ of Defense Technology, Changsha, Hunan