I2C总线工作原理.docVIP

I2C总线工作原理 TOC \o 1-3 \h \z \u I2C总线工作原理 1 1 I2C总线特点 1 2 I2C总线协议 2 2.1 起始和停止条件 2 2.2 数据传输格式 3 2.3 应答ACK信号的传送 3 2.4 仲裁和时钟同步 4 2.5 7位的地址格式 4 3 串/并、并/串转换 5 3.1并串转换原理 5 3.2串并转换原理 5 4 HE寄存器总线工作原理 5 5 E2PROM原理 6 6 Verilog 硬件设计语言 7 7 集成电路设计流程 8 1 I2C总线特点 I2C双向串行总线将主机或者从机的并行数据转换为串行数据，并通过SDA线传输。SCL则是串行时钟线，I2C总线通过SDA和SCL两条串行总线实现设备器件间的通信。与其它串行总线相比，I (1).只有两条总线线路：一条串行数据线（SDA）;一条串行时钟线（SCL）。 (2).每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机、从机关系软件设定的地址；主机可以作为主机发送器或者主机接收器。 (3).它是一个真正的多主机系统，如果两个或者更多主机同时初始化数据传输可以通过冲突检测和仲裁防止数据被破坏。 (4).串行的8位双向数据传输位速率在标准模式下可以达到100kbit/s，快速模式下可以达到400kbit/s，高速模式下可以达到3.4Mbit/s。 (5).I2C总线支持任何IC生产过程（NMOS、CMOS、双极性）。并且通过SDA、SCL两条串行线与连接到总线上的器件间传递信息。每个器件都有一个唯一的是地址识别，而且都可以作为一个接收器或者发送器（由器件的功能决定）。I2C I2C总线术语的定义 表1 术语 描述 发送器 发送数据到总线的器件 接收器 从总线接收数据的器件 主机 初始化发送产生时钟信号和终止发送的器件 从机 被主机寻址的器件 多主机 同时有多于一个主机尝试控制总线但不破坏报文 仲裁 是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使报文不被破坏的过程 同步 两个或多个器件同步时钟信号的过程 SDA 和SCL 都是双向线路，都通过一个电流源或上拉电阻连接到正的电源电压。当总线空闲时，这两条线路都是高电平。连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能。F/S模式I2C F/S 模式I2C 总线器件SDA 和SCL 总线线路特性 表2 参数 符号 标准模式 快速模式 单位 最小值 最大值 最小值 最大值 SCL时钟频率 fscl 0 100 0 400 kHz 起始条件的保持时间。在这个周期后，产生第一个时钟脉冲。 tHD:STA 4.0 -- 0.6 -- μs SCL时钟的低电平周期 tLOW 4.7 -- 1.3 -- μs SCL时钟的高电平周期 tHIGH 4.0 -- 0.6 -- μs 停止条件的建立时间 tSD:STO 4.0 -- 0.6 -- μs 2 I2C总线协议 2.1 起始和停止条件 在I2C 图1起始条件和结束条件 2.2 数据传输格式 SDA线上的数据必须在时钟的高电平周期期间保持稳定。数据线的高或者低电平状态只有在SCL线的时钟信号是低电平时才能改变。 SDA线上的每一个字节长度都应该是8位。每次传送的被发送的字节数没有限制。启动条件后的第一个字节应有地址域。当I2C 写第二个数写第一个数SDA S 写第二个数 写第一个数 SDA S WR_ACK SCL 2.3 应答ACK信号的传送 为了完全完成一字节的传送，接收器应发送一个ACK位给发送器。ACK脉冲应出现在SCL线的第9个时钟脉冲上，一字节数据传送需要8个时钟，传送ACK位需要主设备产生一个时钟脉冲。 当接收到ACK时钟脉冲时，发送器应通过使SDA线变成高电平来释放SDA线。接收器也需在ACK时钟脉冲期间使SDA线变为低电平，因此SDA在第9个SCL脉冲的高电平期间应保持低电平。当然，必须考虑建立和保持时间。 当主机不能响应从机地址时（例如它正在执行一些实时函数不能接受或者发送），从机必须使数据线保持高电平。主机然后产生一个停止条件终止传输或者产生重复其实条件开始新的传输。 如果从机接收器响应了从机地址但是在传