精品课程-IC原理-第8章-CMOS数字IC的版图设计.pptVIP

精品课程-IC原理-第8章-CMOS数字IC的版图设计.ppt

  1. 1、本文档共67页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第8章 CMOS数字 IC的版图设计 目录 8.1 CMOS IC 版图设计技巧 8.2 硅栅CMOS 版图和工艺的关系 8.3 CMOS电路版图举例 2、单元配置恰当 (1)芯片面积降低10%,管芯成品率/圆片 可提高15?20%。 (2)多用并联形式,如或非门,少用串联形式,如与非门。 (3)大跨导管采用梳状或马蹄形,小跨导管采用条状图形,使图形排列尽可能规整。 5、双层金属布线时的优化方案 (1)全局电源线、地线和时钟线用第二层金属线。 (2)电源支线和信号线用第一层金属线(两层金属之间用通孔连接)。 (3)尽可能使两层金属互相垂直,减小交叠部分得面积。 1. 阱——做N阱和P阱封闭图形处,窗口注入形成P管和N管的衬底 2. 有源区——做晶体管的区域(G、D、S、B区),封闭图形处是氮化硅掩蔽层,该处不会长场氧化层 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处,保留多晶硅 4. 有源区注入——P+、N+区(select)。做源漏及阱或衬底连接区的注入 5. 接触孔——多晶硅,注入区和金属线1接触端子。 6. 金属线1——做金属连线,封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 金属线2——做金属连线,封闭图形处保留铝 1. 有源区和场区是互补的,晶体管做在有源区处,金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系:有源区即无场氧化层,在这区域中可做N型和P型各种晶体管,此区一次形成。 3. 至于以后何处是NMOS晶体管,何处是PMOS晶体管,要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形(与多晶硅交叠处除外)和P+注入区交集处即形成P+有源区, P+注入区比所交有源区要大些。 5. 有源区的图形(与多晶硅交叠处除外)和N+注入区交集处即形成N+有源区, N+注入区比所交有源区要大些。 6. 两层半布线 金属,多晶硅可做连线,所注入的有源区也是导体,可做短连线(方块电阻大)。三层布线之间,多晶硅和注入有源区不能相交布线,因为相交处形成了晶体管,使得注入有源区连线断开。 7. 三层半布线 金属1,金属2 ,多晶硅可做连线,所注入的有源区也是导体,可做短连线(方块电阻大)。四层线之间,多晶硅和注入有源区不能相交布线,因为相交处形成了晶体管,使得注入有源区连线断开。 8.3 CMOS电路版图举例 1) 典型N阱CMOS工艺的剖面图 2) Simplified CMOS Process Flow 3) 铝栅、硅栅MOS器件的版图 4) CMOS电路版图举例 1)典型N阱CMOS工艺的剖面图 CMOS process Process (Inverter)p-sub Layout and Cross-Section View of Inverter Process N-well, Active Region, Gate Oxide Poly-silicon Layer N+ and P+ Regions SiO2 Upon Device Contact Etching Metal Layer – by Metal Evaporation A Complete CMOS Inverter FET Transistor - Layout layers Via and Contacts Inverter Example 3) 铝栅、硅栅MOS器件的版图 4) MOS电路版图举例 (1) 铝栅CMOS电路版图设计规则 (2) 铝栅MOS工艺掩膜版的说明 (3) 铝栅工艺CMOS版图举例 (4) 硅栅MOS器件工艺的流程 (5) 硅栅工艺MOS电路版图举例 (6) RS触发器 (1) 铝栅CMOS电路 版图设计规则 Source/Drain: Photomask (dark field) Gate: Photomask (dark field) Contacts: Photomask (dark field) Metal Interconnects: Photomask (light field) (4) 硅栅MOS器件工艺的流程 刻有源区 刻多晶硅与自对准掺杂 刻接触孔、反刻铝 硅栅P阱CMOS反相器版图设计举例 5. 刻NMOS管S、D 6. 刻接触孔 7. 反刻Al (W/L)p=3(W/L)n 1. 刻P阱 2. 刻有源区 3. 刻多晶硅栅 4. 刻PMOS管S、D field oxide field oxide field oxide 2) Simplified CMOS Process Flow Create n-well a

文档评论(0)

ki66588 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档