用FPGA构建PCIExpress端点器件的最佳平台.doc

用FPGA构建PCI Express端点器件的最佳平台 PCI Express是一种使用时钟数据恢复(CDR)技术的高速串行I/O互连机制。 PCI Express第一代规范规定的线速率为每通道2.5Gbps，可以让您建立具备单通道(x1)链路2Gbps(经8B/10B编码)直至32通道64Gbps吞吐量的应用。这样就能在保持或改进吞吐量的同时，显著减少引脚数量。另外，还可以减小PCB的尺寸、降低印制线和层的数量，并简化布局和设计。引脚数量减少，也就意味着噪声和电磁干扰(EMI)降低。CDR消除了宽并行总线中普遍存在的时钟-数据歪斜问题，简化了互连实现。 　　 PCI Express互连架构主要针对基于PC的系统，但就像 PCI一样， PCI Express也很快转移到其他系统类型，如嵌入式系统。它规定了三种类型器件：根联合体(root complex)、交换器件和端点(图1)。根联合体大致等同于 PCI主机，CPU、系统存储器和图形控制器与之相连接。由于 PCI Express的点对点特性，必须使用交换器件来增加系统功能的数量。 PCI Express交换器件将上游端的根联合体器件连接到下游端的端点。 　　 　　图1： PCI Express拓扑结构。 　　端点功能类似于 PCI/ PCI-X器件。最常用的端点器件有以太网控制器