数字钟实训心得体会.docVIP

数字电路课程设计 装 订 线题目 学 院 电子信息工程学院 专 业 学 号 姓 名 教 师 2014年 6 月 9 日 利用cpld设计可调时数字钟 ： 摘 要 本数字钟采用动态显示数字的方法，输入512hz的时钟信号，驱动显示位选信号产生，位选信号以85hz从0到6不断地扫描数码管。 输入2hz信号通过2分频变成秒信号，秒信号驱动时钟计数模块计数，完成时钟计数的功能，在位选信号扫描到相应的数码管时，计数器将计数的结果显示在数码管上，由于视觉残留的关系，人眼会感觉到数字一直在显示，从而实现计时功能。 在手动调节时钟时，有三个按键，一个实现清零，一个作为分调整按键，最后一个作为时调整按键。调整时间键在对应时或者分数码管后通过按压按键产生脉冲使数码管实现加一的运算，从而改变时间，将1hz闪烁的小数点接在秒信号上即可。 关键词：cpld 计数器 分频器 三选择器 七段译码器 装 订 线 目 录 一总体设计方案 .................................... ..1 1设计要求 ........... . .................................1 1.2设计原理 ...............................................1 1.2.1电源电路..............................................1 1.2.2振荡电路与分频电路 ..................................1 1.2.3显示电路................... ..........................2 1.2.4jtag下载接口..........................................2 1.2.5cpld电路原理图........................................3 二 各模块说明 ...................................... 4 1设计思路及步骤 .........................................4 2.2总体框图 ...............................................4 2.3各模块说明 ..................................... .......4 2.3.1 7段译码器 ..........................................4 2.3.2 消抖模块 ............................................5 2.3.3与门模块 ............................................5 2.3.4数据选择器模块 ......................................6 2.3.5 d触发器模块 ........................................6 2.3.6非门模块 ............................................7 2.3.7或门模块 ............................................7 2.3.8十进制计数模块 ......................................7 2.3.9位选模块 ............................................8 2.3.10秒计数模块 .........................................8 2.3.11六进制模块 .........................................10 2.3.12分计数模块 .........................................11 2.3.13分频器模块 .........................................12 2.3.14顶层总模块 .........................................13 4数字钟电路总图 .........................................12 三 课程总结 ....................................... 16 1遇到的问题及其解决办法 ..............