计算机组成原理第三章系统总线.ppt

第３章 系统总线;3.1 总线的基本概念; 部件间需要信息交换 (CPU----主存，CPU----I/O模块，I/O模块----主存) CPU----主 存 CPU能访问主存 CPU须给出所访问的主存单元的地址信息 CPU须给出读/写控制信息 CPU和主存之间有数据交换 I/O模块CPU CPU能象访问主存一样访问I/O模块 CPU须给出所访问的I/O模块的地址信息 CPU须给出读/写控制信息 CPU和I/O模块之间有数据交换 I/O模块主存 在某些情况下I/O模块和主存之间可以直接交换数据 I/O模块（如：DMA控制器）要能给出所访问的主存单元的地址 I/O模块（如：DMA控制器）要能给出读/写控制信息;如何进行信息交换 CPU----主存 CPU----I/O模块 I/O模块----主存 通过在部件之间架设通信线路 我们把连接各部件的通路的集合称为互连结构 互连结构有分散结构和总线结构 ;早期以运算器为中心计算机;;二、什么是总线;三、总线上信息的传送;四、总线结构的计算机举例;单总线（系统总线）;3. 以存储器为中心的双总线结构框图;3.2 总线的分类;按系统总线传输信息不同，又可分为三类：;控制总线 用来发出各种控制信号的传输线。 由于数据总线和地址总线都是被挂在总线上的所有部件共享，如何 使各部件能在不同时刻占有总线使用权，需要依靠控制总线来完成。 ; 当CPU（中央处理器）执行完一条现行指令时，如果外设向CPU发出中断请求，那么CPU在满足响应的情况下，将发出中断响应信号，与此同时关闭中断，表示CPU不在受理另外一个设备的中断。 这时，CPU将寻找中断请求源是哪一个设备，并保存CPU自己的程序计数器（PC）的内容。 然后，他将转移到处理该中断源的中断服务程序。CPU在保存现场信息、设备服务（如交换数据）以后，将恢复现场信息。 在这些动作完成以后，开放中断，并返回到原来被中断的主程序的下一条指令。;常见的控制信号;3.通信总线;3.3 总线特性及性能指标;机械特性;三、总线的性能指标; 四、总线标准;ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB;3.3;3.3;3.3;高性能： PCI总线不依附于某个处理器，与CPU时钟频率无关，为 系统提供一个高速数据传输通道，传输速率可达528MBPS。;即插即用;极大提高了带宽 理论上的最高速率是5.0Gbps（即625MB/S） USB3.0接口产品的实际传输速度分别为：读速度为60MB/s到140MB/s；写速度为50MB/s到90MB/s。一个采用USB 3.0的闪存驱动器可以在15秒钟将1GB的数据转移到一个主机，而USB 2.0则需要43秒。 ;; DMA(Direct Memory Access，直接存储器存取)是所有现代电脑的一个重要特色。在实现DMA传输时，是由DMA控制器直接掌管总线，因此，存在着一个总线控制权转移问题。 DMA传输前，CPU把总线控制权交给DMA控制器; 结束DMA传输后，DMA控制器把总线控制权交回给CPU。;DMA（直接存储器访问 ）;定义：比主存储器体积小但速度快，用于保有从主存储器得到指令的副本——很可能在下一步为处理器所需——的专用缓冲器。;cache（高速缓冲存储器 ）;cache（高速缓冲存储器 ）;3.4 总线结构;单总线结构的优缺点;1. 双总线结构 （主存、CPU速度高，I/O设备速度低，主存总线与I/O总线分开）;双总线结构的优缺点;2. 三总线结构;3. 三总线结构的又一形式;4. 四总线结构;1. 传统微型机总线结构;2. VL-BUS局部总线结构;3. PCI 总线结构;4. 多层 PCI 总线结构;3.5 总线控制;一、总线判优控制; 总线判优控制;2. 链式查询方式;2. 链式查询方式;3. 计数器定时查询方式;;4.独立请求方式;排队器;二