- 5
- 0
- 约2.8千字
- 约 4页
- 2019-07-02 发布于天津
- 举报
数字音频广播是继调幅调频广播之后的第三代广播与现行广播相比具有音质好质量可实现多媒体及高速移动接收可加密发射功率小覆盖面积大频谱利用率高抗干扰能力强等优点传送的业务可以是多种多样的除了普通的音频节目它也可以传送任何形式的其它数据比如文字静止图像或活动影音因此人们也称为数字多媒体广播本文主要介绍了基于和的上实现发射系统编码器的软硬件设计设计充分考虑了电路规模和资源利用的要求本设计最终用于测试接收机发射系统编码器设计的发射系统主要包括处于节目提供商位置的信源编码器处于广播台位置的复用器和处于发射位置
数字音频广播(DAB)是继调幅(AM)、调频(FM)广播之后的第三代广播。与现行广播相比,DAB具有音质好(CD质量)、可实现多媒体及高速移动接收、可加密、发射功率小、覆盖面积大、频谱利用率高、抗干扰能力强等优点。DAB传送的业务可以是多种多样的,除了普通的音频节目,它也可以传送任何形式的其它数据,比如文字、静止图像或活动影音。因此,人们也称DAB为数字多媒体广播(DMB)。
本文主要介绍了基于PC和Cyclone II EP2C20F484C7的FPAG上实现DAB发射系统 编码器的软硬件设计,设计充分考虑了电路规模和资源利用的要求。本设计最终用于测试DAB/DMB接收机。
DAB发射系统编码器设计
DAB的发射系统主要包括处于节目提供商位置的信源编码器、处于广播台位置的复用器和处于发射位置的COFDM(编码正交频分复用)编码调制器,其中COFDM又可分为信道编码和OFDM调制两部分。DAB发射端的编码器主要包括解ETI(业务群传输接口)帧模块,信道编码模块,DQPSK调制模块,OFDM调制模块,上变频模块,数字滤波模块、USB接口模块等。其中信道编码模块包括能量扩散、可删除型卷积编码、时间交织、频率交织等。整个编码器的输入为来自复用器的ETI帧,输出为模拟中频信号,其结构框图如图1所示。
图1 DAB编码器设计框图
整个设计主要由PC端的软件编码和FPGA端的IFFT模块设计以及USB模块和DAC模块的PCB设计组成。PC端主要实现ETI帧的解复用,信道编码以及DQPSK调制,通过USB接口将调制后的数据传输到FPGA端,FPGA端接收数据并交由IFFT模块进行IFFT变换,这是实现OFDM(正交频分复用)的主要方法。IFFT输出的数据通过IF上变频器将基带信号变为中频,经数字滤波后送给DAC模块。最后,DAC模块将数字信号转换成模拟信号送入发射机,通过发射机发射出来,频率从BANDIII(165-240Mhz)到L波段(1452-1492Mhz)都可选。
PC端软件设计
PC端软件主要实现ETI帧的解复用,信道编码(包括能量扩散,卷积编码,时间交织,频率交织),DQPSK调制。同时,通过厂商提供的驱动程序实现USB数据传输及USB模块的控制,以及提供PC人机界面,用户可以选择要传送的ETI节目并可设定其传送模式。其界面如图2所示。
图2 编码器PC界面
(1) 解ETI帧:一个ETI帧中主要包括帧头信息(本帧及帧内各子通道的相关信息)和主业务流数据MST(包括音频数据码流和快速数据通道FIC)。首先我们需要将传输进来的ETI帧的同步信息和帧长信息提取出来,便于找到帧头。再根据ETI帧格式,提取FIC信息和主业务数据流信息。
(2) 信道编码:从ETI帧中提取出来的FIC数据和主业务流数据,将其进行能量扩散,再根据提取的各子信道保护等级信息,对各业务成分按保护等级进行可删除型卷积编码,然后对主业务数据进行时间交织,交织后的主业务数据复合成主业务信道(MSC)的CIF帧,FIC信息不经过时间交织,与CIF帧一起复合成DAB传输帧。同时,在PC端还实现了对DAB传输帧进行频率交织。
(3) DQPSK调制:数据信息在进行频率交织后,根据各载波的初始相位进行DQPSK调制,得到每个载波的调制相位信息。
(4) USB传输控制:DQPSK调制后的DAB帧通过USB接口传输到FPGA上的IFFT硬件模块。根据厂家提供的USB驱动编写相应的USB数据传输程序。
FPGA端的设计
FPGA端主要实现IFFT(反傅立叶变换)运算,IF上变频器和数字滤波器。将PC传送来的DAB帧相位信息进行IFFT运算,完成OFDM调制,然后将调制后的基带信号经变频器变为中频信号,滤波后送给DAC模块。由于要接收来自USB模块的数据,所以FPGA上还需要一个USB接口模块。同时,在USB接口模块和IFFT模块之间需要一个内部RAM作为buffer缓冲区,IFFT运算后,数据存储到一个2048*24位的双口RAM空间,经变频和滤波后,通过DAC接口模块输出给DAC模块。IFFT运算模块,USB接口模块,上变频模块、DAC接口模块,这几个模块是通过ALTERA内嵌的NIOSII软核处理器来控制的,在FPGA上构建了一个SOPC(System On Programmable Chip)系统。FPGA设计结构如图3所示。
图3 FPGA设计结构框图
考虑到本设计所占用资源,包括逻辑单元、嵌入式存储器的多少,以达到资源充分利用,选用了ALTERA公司的Cyclone II系列FPGA EP2C20开发板,此款开发板具有512KByte的片外RAM空间,可以作为NIOS的程序存储器和USB
您可能关注的文档
- 动物适应环境的行为.ppt
- 建设项目报告表-浦口区.doc
- 建设项目竣工环境保护验收调查报告表全文公示.pdf
- 开发环境的建立-浙江大学.ppt
- 开展保税交割的意义.ppt
- 募集资金存放与使用情况鉴证报告-物产中大集团.doc
- 异体腓骨环椎间融合器在腰椎融合中的应用.doc
- 引起胃结肠或十二指肠结肠反射-iLMS行动学习.ppt
- 张虹-济源职业技术学院.doc
- 当前国家鼓励发展的节水设备.doc
- 伟明环保-市场前景及投资研究报告-境内业务稳健运行,印尼市场贡献边际增量.pdf
- 桂东县法院系统招聘考试真题2025.pdf
- 贵州省黔南布依族2026年中考三模物理试题及答案.pdf
- 贵州省黔南州2026年中考语文二模试卷附答案.pdf
- 贵州省铜仁市2026年中考语文二模试卷附答案.pdf
- 2026上半年安徽事业单位联考合肥市庐江县招聘36人备考题库及一套完整答案详解.docx
- 贵州省毕节市2026年中考语文一模试卷附答案.pdf
- 贵州省贵阳市南明区2026年中考语文一模试卷附答案.pdf
- 2026上半年安徽事业单位联考合肥市庐江县招聘36人备考题库及一套参考答案详解.docx
- 贵州省贵阳市白云区2026年中考二模物理试题附答案.pdf
原创力文档

文档评论(0)