复杂数字系统的构成.PDF

北京至芯 FPGA 学院 010 第十一章 复杂数字系统的构成 11.1 运算部件和数据流动的控制逻辑 11.1.1 数字逻辑电路的种类 1、组合逻辑 2、时序逻辑 11.1.2 数字逻辑电路的构成 1、组合逻辑：由与、或、非门组成的网络。常用的组合电路有：多路器、 数据通路开关、加法器、乘法器…. 2、时序逻辑： 由多个触发器和多个组合逻辑块组成的网络。 11.2 数据在寄存器中的暂时保存 同步复位 module register8(ena,clk,data,rst,out); input ena,clk,rst; input [7:0] data; output [7:0] out; reg [7:0] out; always @(posedge clk) if (!rst) out = 0; else if (ena) out = data; //虽然没有写 else 项，显然如果 ena 为低