电源完整性设计方案.pptVIP

电源完整性设计 重视电源噪声问题 （1）芯片的集成度越来越大，芯片内部晶体管数量也越来越大；晶体管组成内部的门电路 组合逻辑 延迟线 状态机及其它逻辑。 （2）芯片外部电源引脚提供给内部晶体管一个公共的电源节点，当晶体管状态转换时必然引起电源噪声在芯片内部传递。 （3）内部晶体管工作需要内核时钟或是外部时钟同步，但是由于内部延迟及各个晶体管不可能严格同步，造成部分晶体管完成状态转换，另一部分可能处于转换状态，这样一来处于高电平门电路的电源噪声会传到其它门电路的输入部分。 噪声余量计算 （1）芯片的datasheet会给一个规范值，通常是5%；要考虑到稳压芯片直流输出误差，一般是+/_2.5%，因此电源噪声峰值幅度不超过+/_2.5%。 （2）如芯片的工作电压范围是3.13~3.47，稳压芯片标出输出电压是3.3V，安装在电路板后的输出电压是3.36V。容许的电压的变化范围是3.47-3.36=110mv。稳压芯片输出精度是+/_1%，及3.36* +/_1%=+/_33.6mv。电源噪声余量为110-33.6=76.4mv。 计算电源噪声要注意五点 （1）稳压芯片的输出的精确值是多少。 （2）工作环境的是否是稳压芯片所推荐的环境。 （3）负载情况是怎么样，这对稳压芯片输出也有影响。 （4）电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声，反射窜扰等信号完整性问题也会在信号上叠加，因此不能把所有噪声余量留给电源系统。 （5）不同的电压等级对电源噪声要求也不样，电压越小噪声余量越小。模拟电路对电源要求更高， 电源噪声来源 （1）稳压芯片输出的电压不是恒定的，会有一定的纹波。 （2）稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源响应的频率一般在200Khz以内，能做正确的响应，超过了这个频率则在电源的输出短引脚处出现电压跌落。 （3）负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。 电容退耦二种解释 电容退耦是解决电源噪声的主要方法。这种方法对提高瞬态电流的响应速度，降低电源分配系统的阻抗都非常有效。 一种解释是储能，当负载发生瞬态电流变化时，电源不能即时满足负载的瞬态电流的要求，可根据公式I=Cdv/dt，此时电容二端存在电压的变化，电容开始放电，及时提供负载电流。 一种解释是阻抗，把负载芯片拿掉，从AB二点向左看去，稳压电源及电容可以看出一个复合电源系统，不能AB二点负载电流如何变化，都保证AB二点电压稳定及AB二点电压变化很小，可根据公式△V=Z *△I。 实际电容的特性 实际的电容存在奇生电感与等效窜联电阻。 R=esr +1/j2πfc +j2πfl 等效窜联电感无法消除，只要存在引线就会有寄生电感。等效窜联电阻也是存在的，因为制作电容的材料不是超导体。当频率很低时， j2πfl远小于1/j2πfc，整个电容器呈现电容性；当频率很高时， j2πfl大于1/j2πfc，整个电容器呈现电感性；当j2πfl等于1/j2πfc，整个电容器呈现纯电阻特性，阻抗最小，及称为谐振点。 电容安装的谐振频率 电容被安装电路板后会增加一些额外的寄生电感参数，从而引起谐振频率的偏离。 过孔的寄生电感公式L=5.08h[ln(4h/d)+1],L是过孔的寄生电感nH，h过孔的长度，d过孔的直径；设过孔的长度63mil，直径为8mil，可得L=5.08*0.063[ln(4*0.063/0.008)+1]=1.4242nH。 假设一个0805封装0.01uf电容，本身ESL=0.6nH，安装后增加的寄生电感为1.5nH；安装前的谐振频率是f= =64.975Mhz 安装后的谐振频率f = =34.73Mhz。 安装电感对电容特性影响很大，应尽量减小。 电源系统去耦设计 电源系统的去耦设计的一个原则，就是在感兴趣的频率范围内，使整个电源分配系统的阻抗最低。 其方法是用去耦电容，那么用多大的电容能满足要求？如何确定这个值？选择那些电容值？放多少电容？如何安放在电路板上？电容放置距离有什么要求？ 目标阻抗 目标阻抗是电源系统的瞬态阻抗，对快速变化的电流的表现出来的一种特性阻抗。目标阻抗喝一定宽度的频率有关，在感兴趣的频率范围内，电源阻抗都不能超过这个值。 目标阻抗公式： ,其中vdd为要进行的 去耦的电源电压，ripple为允许的电压波动范围，典型值为2.5%，△Imax为负载芯片最大瞬态电流变化量。 计算电容量 有二种方法确定所需的电容量。一种方法是用电源驱动负载来计算电容量。此方法没有考虑ESR与ESL，因此不是很精确，对理解电容量的选择有好处