硅集成电路工艺基础10.pptVIP

（3）外延生长技术 用湿法去除全部二氧化硅层后，外延生长一层轻掺杂的硅，作为双极晶体管的收集区，整个双极晶体管制作在该外延层上的，如图(b)。 （4）隔离区的形成 生长一层二氧化硅，随后进行第二次光刻，刻出隔离区，并刻蚀掉隔离区上的氧化层。随后预淀积硼，退火使杂质推进到所需要的深度，形成p形隔离区。在硅衬底上形成了许多由反偏pn结隔离开的孤立的外延岛，如图(c)，从而实现器件间的电绝缘。 （5）深收集极接触 为了降低收集极串联电阻，需要制备重掺杂的n形接触。进行第三次光刻，刻蚀出收集极，注入磷，退火激活，如图(d)。 （6） 基区的形成 第四次光刻刻蚀出基区，然后注入硼，退火使其扩散形成基区。由于基区的掺杂及其分布直接影响着器件的电流增益、截止频率等特性，因此注入硼的能量和剂量需要加以特别控制，如图(e)。 （7）发射区的形成 在基区生长一层氧化层，进行第五次光刻，刻蚀出发射区，进行磷扩散或砷注入，并退火形成发射区，如图(f)。 （8）金属接触和互联 淀积SiO2后，进行第六次光刻，刻蚀出接触孔，以实现电极的引出。接触孔中溅射金属形成欧姆接触和互联引线。随后进行第七次光刻，形成金属互联。 （9）后部封装工艺 1 先进的隔离技术 器件之间的隔离是集成电路的重要环节。双极集成电路中最为常用，也是最简单的手段是利用pn结隔离，但是这种隔离的缺点是所需面积大、寄生电容大，不适合于高速、高集成度的集成电路。 深槽隔离是在器件之间刻出深度大于3μm的沟槽，随后采用二氧化硅或多晶硅回填，并采用CMP使之平坦化。 深槽隔离技术大大地减少了器件面积和反射极-衬底间的寄生电容，能显著提高双极集成电路的集成度和速度。深槽隔离还能增大双极晶体管收集极之间的击穿电压。但是深槽隔离的缺点是工艺复杂、成本较高。 10. 3.3 其他先进的双极集成电路工艺流程 2 多晶硅发射极 采用多晶硅形成发射区接触可以大大改善晶体管的电流增益和缩小器件的纵向尺寸，获得更浅的发射结。 多晶硅发射极技术是在发射区上直接淀积一层多晶硅，并对多晶硅进行掺杂和退火，使杂质扩散到单晶硅形成发射区，并把这层多晶硅作为发射区的接触。这样形成的发射区深度约为200nm ，基区深度在100nm左右。 多晶硅发射极技术的作用在于控制单晶硅发射区表面的有效复合速率S0。 3 自对准发射极和基区接触 利用自对准技术实现发射区和基区的接触可以不需要进行两次光刻，而是直接自对准形成，从而不存在光刻版之间的套刻问题，有效地减少了器件内部电极之间的距离。双极自对准技术采用双层多晶硅，其结构如图。第一层多晶硅poly1是作为基极的p+多晶硅，第二层多晶硅poly2是作为发射区及其接触的n+多晶硅。 在隔离完成之后，刻蚀掉有源区的二氧化硅，随后淀积一层多晶硅poly1，重掺杂p型杂质硼。化学气相沉积一层SiO2，如图(a)。 采用各向异性的干法刻蚀去除发射区上的二氧化硅和多晶硅，如图(b)。 高温氧化使发射区窗口和多晶硅侧壁上形成一层二氧化硅，由于多晶硅的氧化速度较快，因此多晶硅上的氧化层较厚，如图(c)。 双层多晶硅自对准发射极和基区接触工艺的过程 干法刻蚀形成侧墙，用于隔离开基极和发射极，其厚度和质量非常重要。随后进行基区的硼注入，如图(d)。 在发射区去除二氧化硅并清洗后，淀积多晶硅poly2并进行重n型掺杂，形成发射极，通过快速热退火，利用poly2中杂质的外推形成发射区如图(e)。 从而实现自对准的发射极和基极接触。 10. 4 BiCMOS的工艺集成 BiCMOS是把双极器件和CMOS器件同时集成在同一芯片上，取长补短，集中了双极晶体管和CMOS器件的优点，为高速、高性能超大规模集成电路的发展开辟了一条崭新的道路。BiCMOS技术，利用CMOS器件制作高集成度、低功耗的部分，而利用双极器件制作输入和输出部分或者高速部分。 目前开发的BiCMOS工艺主要有两类：一是以CMOS工艺为基础的BiCMOS工艺，主要包括p阱BiCMOS、n阱BiCMOS，这种工艺对于保障CMOS器件的性能有利。另一类是以标准双极工艺为基础的BiCMOS工艺，其中包括双阱BiCMOS工艺等，这种工艺比较有利于保障双极晶体管部分，因此以以标准双极工艺为基础的BiCMOS工艺较为常用。 10. 4.1 以CMOS工艺为基础的BiCMOS的工艺 图示出了以n阱CMOS工艺为基础的BiCMOS的基本结构，采用在p+Si上外延p-层的衬底，其中nMOS直接在p-层上制备，pMOS则制作在n阱中。MOS器件仍然采用多晶硅栅。npn双极晶体管也制作在n阱中，利用