毕业论文--基于FPGA的多功能数字钟设计与实现.docVIP

大连东软信息学院 本科毕业设计（论文） 论文题目 论文题目：基于FPGA的多功能数字钟设计与实现 系 所： 电子工程系 专 业： 电子信息工程（集成电路设计与系统方向） 学生姓名： 学生学号： 指导教师： 导师职称： 讲师 完成日期： 2014年4月28日 大连东软信息学院 Dalian Neusoft University of Information 大连东软信息学院毕业设计（论文） 摘要 PAGE V 基于FPGA的多功能数字钟设计与实现 摘 要 随着人类科技文明的发展，人们对于时钟的要求在不断地提高。时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中，还需要能够实现更多其它的功能。同时，硬件描述语言和现场可编程门阵列（FPGA ，Field Programmable Gata Array）的使用，可以极大地方便电路的设计，结合电子设计自动化（EDA，Electronic Design Automation）技术已经成为一种主导的设计方法。本设计采用自上而下的设计方法，用Verilog语言描述电路，并在EDA工具下完成综合以及仿真，验证数字钟时序以及功能。 本课题要求基于Altera FPGA设计与实现多功能数字钟。根据系统功能划分为五个模块，包括分频模块、控制单元、计数模块、响铃模块和七段数码管显示，五个模块相互作用共同实现系统功能。具有时、分、秒计时功能、通过按键校对时间功能、整点报时功能以及数码管显示功能，此外还可通过按键切换具有开始、暂停功能的秒表以及闹铃使用。根据高级数字系统设计和实现的基本流程，通过对系统功能需求进行分析，对整体流程图进行设计、并提取出数据通道和控制单元。接下来，用可综合的寄存器传输级Verilog语言实现、经过ModelSim做功能仿真、再功能满足要求基础上，用Quartus II进行综合布局布线，并最终下载到FPGA开发板进行实机验证。并在设计过程中不断对电路性能进行优化。 关键词：EDA工具，Verilog HDL，数字钟，FPGA 大连东软信息学院毕业设计（论文） Abstract Design and Implementation of Digital Clock Based on FPGA Abstract With the development of human civilization, the requirement of clock is in constant increase. The clock is not only to be seen as a kind of tool used to display the time, in many practical applications, it needs to be able to achieve other more functions. At the same time, the hardware description language and the use of FPGA programmable device can be greatly convenient for the design of the circuit, combined with EDA technology has become a dominant design method. This design adopts the top-down design method, circuit is described by Verilog HDL, and under the EDA tools, comprehensive and complete simulation verifie