多功能数字钟电路的设计与制作.docVIP

. . 多功能数字钟电路的设计与制作 设计任务与要求 设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。 方案设计与论证 数字钟设计原理 数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。振荡器产生的1Hz的方波，作为秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。用4个与非门构成调时电路，通过改变方波的频率，进行调时。最后用与非门和发光二极管构成整点显示部分。 总体结构框图如下： 图14 总体框图 单元电路设计与参数计算 脉冲产生电路 SHAPE 图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15)，也可以由555定时器组成。图16是由555定时器构成的1HZ的自激振荡器，其原理是： 第一暂态2、6端电位为，则输出为高电平，三极管不导通，电容C充电，此时2、6端电位上升。当上升至大于时，输出为低电平，三极管导通，电容C放电，此时2、6端电位下降，下降至时，输出高电平，以此循环。根据公式得，此时频率为0.991。 SHAPE 图17 555定时器波形关系 图18 555定时器产生1Hz方波原理图 时间计数电路 图19 74LS161引脚图 74LS161功能表 INPUTS OUTPUT 功能 CLEAR LOAD CK ENABLE QA QB QC QD RIPLE CARRY P T H H 上升 H H -- -- 计数 H L X X ABCD -- 数据置位 L X X X X L L L L -- 清除 H X X X H H H H H -- -- 来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。用第二个六进制计数器得信号得到“时”个位、十位。 图20 六十进制计数器原理图 图20是十进制和六进制计时器原理图。1Hz的方波信号作为脉冲信号进入74LS161 可预置四位二进制计数器(异步清除)的1引脚，当输出为1010即11，13引脚都为高电平时，由于清零端低电平有效，所以两信号经过与非门取反，作为六进制计时器的脉冲信号和进入十进制计时器清零端，分别使六进制计时器计数和使十进制计时器清零。同理，当六进制输出为0110即11，12引脚都为高电平时，经过与非门取反，作为下一级计时器的脉冲信号和进入六进制计时器清零端，分别使下一级计时器计数和使六进制计时器清零。各计数器输出接4511七段译码器的输入端。 图21 二十四进制计数器原理图 图21是二十四进制计时器原理图。上一级信号作为脉冲信号进入个位74联赛161 可预置四位二进制计数器(异步清除)的1引脚。当个位计时器输出为1010，或十位计时器输出0010，同时个位计时器输出为0100时，个位计时器清零。可列出以下逻辑表达式：，化简为，经过四个与非门进入个位的清零端。同理十位计时器输出0010，同时个位计时器输出为0100，即U19的12引脚，U23的13引脚都为高电平时，由于清零端低电平有效，所以两信号经过与非门取反，进入十位计时器清零端清零。各计数器输出接4511七段译码的输入端。D1起隔离的作用，否则有信号对U23有干扰。 显示部分电路 如图23所示，译码显示电路选用4511芯片直接驱动共阳极的七段数码管。 六个4511芯片集成电路构成数字钟的七段数码显示管显示译码/驱动器。4511七段显示译码器输出高电平有效，将8421BCD码译成七段(a、b、c、d、e、f、g)输出，用以直接驱动LED七段数码显示对应的十进制数。4511输入接计数器的四个输出端(除进位输出)。译码驱动电路将计数器输出的BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 4511功能表 输入 输出 LE D C B A a b c d e f g 显示 X X 0 X X X X 1 1 1 1 1 1 1 8 X 0 1 X X X X 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 2 0