组合逻辑电路分析和新设计.ppt

4 组合逻辑电路的分析和设计 4.1 概述 4.2 门级组合逻辑电路的分析与设计 4.3 编码器与译码器 4.4 多路选择器和多路分配器 4.5 加法器和比较器 4.6 基于MSI逻辑电路的分析 4.7 基于MSI逻辑电路的设计 4.8 组合逻辑电路中的竞争与冒险 4.2 门级组合逻辑电路分析和设计 逻辑门是组合逻辑电路的基本单元，即使后面介绍的基于MSI组合逻辑，MSI内部仍然是门 基于门级组合逻辑电路的基本单元是各种基本门电路，它的分析和设计是组合电路分析设计方法的基础。 4.2.1 分析方法 4.2.1 分析方法 例4.2.1 分析下图电路的逻辑功能 例4.2.2 分析下图电路的逻辑功能 4.2.2 设计方法 4.2.2 设计方法 举例说明 4.2.2 设计方法 4.2.2 设计方法 如果要求用OC门驱动，用发光二极管显示报警？ 例4.2.4 评判小组由A、B、C三名评判员组成，其中A为主评判。当两名或两名以上评判员（必须包括A在内）认为同意，按动按键，可发出评判通过信号（灯亮）。试设计一个能实现此功能的表决器电路。 解 确定输入、输出变量；（Y为输出，正逻辑） 列出真值表 写出函数表达式并化简 CMOS 2输入与非实现的实际电路 QUAD 2 INPUT HCC4011B VDD＝3 to 18V 需要外接低电流发光二极管 4.3 编码器和译码器 4.3.1 编码器 编码器 1.基本编码器功能描述 2.优先编码器 4.3.2 译码器 基本的二进制译码器 集成译码器 1. 基本译码器的功能描述 2. 译码器的应用 设A B分别是待加的2个一位二进制数，C0为低位进位位 和与进位分别是S和C 3. 译码器的扩展(3-8译码器扩展为4-16译码器) 4.3.3 BCD-七段显示译码器 1.七段数码管的结构及工作原理 4.4 多路选择器与多路分配器 2. MUX的应用 （2）实现单输出函数 [例3] [例4] 课堂习题 3. MUX的扩展 小结： 4.4.2 多路分配器(DMUX) 4.5 加法器和比较器 4.5.1 加法器 2.超前进位加法器 3. 加法器的应用 4.5.2 数值比较器 1. 四位数值比较器功能描述 2. 比较器的扩展 3.比较器的应用 4.6 基于MSI逻辑电路的分析 4.6.1 分析步骤 4.6.2 分析举例 例3 试分析电路的逻辑功能 由分析可知，电路为多输出逻辑电路。当4位二进制数DCBA为偶数时F1=1，否则F1=0。当二进制数DCBA可被4整除时F2=1，否则F2=0。 [难点和容易出错处] 本题的难点是要能看出由两片3-8译码器扩展成的4-16线译码器。 10-4线原码输出的BCD优先编码器优先级最高 分析整个电路的逻辑关系 根据逻辑图 或 为低电平时，Y3为高电平，74148的输出都为高电平，有 和 都为高电平时，Y3为低电平，74148的 有效，8-3线优先编码器工作。 分析电路逻辑功能: 整个电路实现了10-4线原码输出的BCD优先编码器。 4.7 基于MSI逻辑电路的设计 4.7.1 设计步骤 例1 设计1位二进制数全减运算电路 例1 设计1位二进制数全减运算电路 (1) 规定逻辑变量 设输入逻辑变量Ai为被减数、Bi为减数、Ci-1为低位的借位，输出逻辑函数Si为差、Ci为本级的借位输出信号 (2) 设计电路 [例3] 其他设计思路 设计一个8421BCD码四舍五入的电路 ？ 试设计一个将余三码转换为8421 BCD的逻辑电路？ 4.8 组合逻辑电路的竞争与冒险 竞争与冒险 竞争与冒险 竞争与冒险的判断 冒险现象的消除 作业 4.1 4.2 4.5 4.7 4.8 4.9 4.11 4.12 4.14 4.17 4.20 编码器：通俗地说，编码器就是将外部事件转换为计算机认识的二进制码。 教材中介绍的编码器仅仅是编码器中的很少的一种。 译码器：通俗讲，译码器就是将计算机输出的信息进行翻译，或者转换为信号控制外部事件。 总结MSI的学习方法与使用 任何器件，其pdf文件提供最详细的器件信息 以DM74LS47为例 1、名称BCD to 7-Segment Decoder/Driver with Open-Collector Outputs 2、符号图或原理图 (Logic Symbols) 3、功能表（使能端无效时输出状态；输入的高低顺序，比如138的ABC输入等细节） 4、个别引脚不理解看内部门电路 5、实验验证 Y7Y6Y5Y4Y3Y2Y1Y0 74LS138-II STC STB STA A2 A1 A0 Y