ESD保护版图设计说明书.doc

. . 摘要 静电放电(简写为ESD)是集成电路(简写为IC)在制造、运输、以及使用过程中经常发生并导致IC芯片损坏或失效的重要原因之一。工业调查表明大约有40％的IC失效与ESD/EOS(过强的电应力)有关。因此.为了获得性能更好更可靠的IC芯片.对ESD开展专门研究并找到控制方法是十分必要的。随着芯片尺寸的持续缩小.ESD问题表现得更加突出.已成为新一代集成电路芯片在制造和应用过程中需要重视并着力解决的一个重要问题。 论文论述了CMOS集成电路ESD 保护的必要性.研究了在CMOS电路中ESD 保护结构的设计原理.分析了该结构对版图的相关要求.重点讨论了在I/O电路中ESD 保护结构的设计要求。 论文所做的研究工作和取得的结果完全基于GGNMOS的器件物理分析.是在器件物理层次上研究ESD问题的有益尝试；相对于电路层次上的分析结果.这里的结果更加准确和可靠.可望为GGNMOS ESD保护器件的设计和制造提供重要参考。 关键词：静电放电(ESD)；接地栅NMOS；保护器件；电源和地 Abstract The electrostatic discharge (ESD) is integrated circuit (IC) in manufacturing, transportation, and use process occurs frequently and cause IC chips damage or failure of one of the important reasons. Industrial survey shows that about 40 percent of IC failure and ESD/EOS (overpowered electrical stress) relevant. Therefore, in order to obtain better performance more reliable IC chips, to carry out special research and find the ESD control method is very necessary. Along with the continuous narrowing, chip size behaved more prominent ESD problems, has become a new generation of integrated circuit chip in the manufacture and application process needed to pay attention to and addressing an important question. This paper discusses the CMOS integrated circuit, the necessity of ESD protection in CMOS circuit was studied in the structure of ESD protection design principle, analyzes the structure on the map the relevant requirements, especially discussed in the I/O circuit ESD protection structure design requirements. Keywords: Electrostatic Discharge, GND gate NMOS, Protected Device, Power and Ground目 录  TOC \o 1-3 \h \z \u  摘要  1  Abstract  2  第1章 绪论  4  1.1 集成电路的发展状况  4  1.1.1 集成度的提高  4  1.1.2 摩尔定律  4  1.2 集成电路中的ESD保护  5  1.2.1 为何出现ESD  5  1.2.2 ESD保护的必要性  5  第2章 关于版图设计与版图设计环境的介绍  7  2.1 集成电路版图设计  7  2.2 版图结构  7  2.3 版图设计流程与方法  8  2.4 版图设计环境  8  2.4.1 Technology file 与Display Resource File