5章时序逻辑电路复习题.docVIP

. . 时序逻辑电路 一、选择题： 1、相同计数器的异步计数器和同步计数器相比,一般情况下( ) A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快 D. 以上都不对 2、n级触发器构成的环形计数器,其有效循环的状态数是( ) A. n个 B. 2个 C. 4个 D. 6个 3、下图所示波形是一个( C )进制加法计数器的波形图。试问它有( A )个无效状态。 A .2； B. 4 ； C. 6； D. 12 CP Q1 Q2 Q3 4、设计计数器时应选用（ ）。 A．边沿触发器 B． 基本触发器 C．同步触发器 D．施密特触发器 5、一块7490十进制计数器中,它含有的触发器个数是( ) A. 4 B. 2 C. 1 D. 6 6、n级触发器构成的扭环形计数器,其有效循环的状态数是( ) A. 2n个 B. n个 C. 4个 D. 6个 7、时序逻辑电路中一定包含（ ） A.触发器 B.组合逻辑电路 C.移位寄存器 D.译码器 8、用n个触发器构成计数器.可得到的最大计数长度为（ ） A. 2n B.2n C. D. n 9、有一个移位寄存器.高位在左.低位在右.欲将存放在其中的二进制数乘上(4)10,则应将该寄存器中的数（ ） A.右移二位 B.左移一位 C. 右移二位 D.左移一位 10、某时序逻辑电路的状态转换图如下.若输入序列X=1001时.设起始状态为S1.则输出序列Z=（ ） X/Z 0/1 1/0 S1 S2 0/0 1/1 A. 0101 B.1011 C.0111 D.1000 11、、一位8421BCD码计数器至少需要（ ）个触发器 A. 4 B. 3 C.5 D.10 12、利用中规模集成计数器构成任意进制计数器的方法有( ABC ) A.复位法 B.预置数法 C.级联复位法 13、在移位寄存器中采用并行输出比串行输出 （ ）。 A.快 B.慢 C.一样快 D.不确定 14、用触发器设计一个24进制的计数器.至少需要( )个触发器。 A. 5 B.4 C.6 D. 3 15、在下列逻辑电路中.不是组合逻辑电路的有（ ）。 A. 寄存器 B.编码器 C.全加器 D. 译码器 16、一个 4 位移位寄存器可以构成最长计数器的长度是（ ）??? A. 15 B.12 C. 8 D.16 17、有一个左移移位寄存器.当预先置入1011后.其串行输入固定接0.在4个移位脉冲CP作用下.四位数据的移位过程是（ ）。 A.1011--0110--1100--1000—0000 B.1011--0101--0010--0001—0000 C.1011--0111--1110—1101—1011 D.1011—1101—1110—1111--1111 18、时钟RS触发器的触发时刻为( ) A.CP＝0期间 B.CP＝1期间 C.CP上升沿 D.CP下降沿 19、若有一个Ｎ进制计数器, 用复位法可以构成Ｍ进制计数器, 则Ｍ( )Ｎ。 A. B. C.＝ 20、一个四位二进制码减法计数器的起始值为1001, 经过100 个时钟脉冲作用 之后的值为:( ) A. 0101 B.0100 C.1101 D. 1100 二、填空题： 1、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移 8位,完成该操作的