全自动洗衣机的设计-Verilog程序.docVIP

实验报告 学 院： 大数据与信息工程学院 专 业： 电子与通信工程 学 号： 2015021718 学生姓名： 杨 鹏 举 指导教师： 李 良 荣 2016 年 5 月 24 目录 TOC \o 1-3 \h \z \u 一、 实验题目 3 二、 实验目的 3 三、 实验要求 3 四、 洗衣机工作原理与功能说明 3 状态图如下 4 程序RTL视图如下 4 五、详细代码如下 5 模块一实现洗衣机状态转换和各状态输出控制 5 模块二实现复位信号的异步复位同步释放 11 模块三实现当前状态的数码管显示 12 模块四实现按键检测 13 模块五实现顶层的调用 15 实验题目 自动洗衣机设计 实验目的 1、熟练掌握Quartus II 工程文件的建立过程。 2、掌握Verilog的基本语法、语句、模块的使用。 3、了解模块的建立与使用。 4、了解FPGA的开发基本流程。 实验要求 1、初始状态，准备启动。 2、开始进水；为防止进水过程出现故障，故不用定时器控制，而是手动给一个信号模拟水位检测传感器，表示进水完成。 3、开始洗涤：正反洗涤4次开始排水。 4、排水后立即脱水。 5、洗涤之后漂洗2次，每次漂洗过后都排水甩干。 6、整