由JK触发器构成的时序电路分析-浙江大学.pptVIP

* * * * * * * * * * Mealy model Moore model EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * 数字系统设计 数字系统设计 数字系统设计 数字系统设计 数字系统设计 数字系统设计 时序电路 计数器分析及设计 April 4, 2019 刘鹏 liupeng@zju.edu.cn 浙江大学信息与电子工程学院 时序逻辑电路 时序电路通常包含组合电路和存储电路两部分。 存储电路的输出状态反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。 任一时刻的输出信号不仅取决于当时的输入信号，还取决于电路原来的状态（与以前的输入有关）。 组合逻辑电路 存储电路 输出方程Yi 驱动方程Zi 状态方程 Qi 输入Xi 时序电路的结构框图 时序电路分类 同步时序电路 所有触发器状态的变化都是在同一个时钟信号下同时发生。 异步时序电路 触发器状态的变化不是同时发生的。 FSM:有限状态机 采用输入信号和电路状态的逻辑函数去描述时序电路逻辑功能的方法 Mealy型 输出信号取决于存储电路状态和输入变量 Moore型 输出只是存储电路现态的函数 输出与时钟同步 inputs Moore outputs Mealy outputs next state current state combinational logic combinational logic 同步时序电路分析方法 目的是找出电路状态和输出信号的变换规律，指出其逻辑功能 时序 电路 求激励方程 和输出方程 由特征方程 求状态方程 求状态表 画状态图 画波形图 功能描述 同步时序电路分析例 D clk Q Q’ D clk Q Q’ x A A’ B B’ y 状态方程: An+1=Ax+Bx Bn+1=A’x 状态方程是确定触发器状态转移条件的表达式 同步时序电路分析例（续） 输出方程 y=(A+B)x’ D clk Q Q’ D clk Q Q’ x A A’ B B’ y 状态表描述/状态图 现态 输入 次态 输出 A B x An+1 Bn+1 Y 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 现态 次态 输出 x=0 x=1 x=0 x=1 AB AB AB Y 00 00 01 0 0 01 00 11 1 0 10 00 10 1 0 11 00 10 1 0 00 10 01 11 AB x/y 0/0 0/1 1/0 1/0 0/1 1/0 0/1 1/0 状态图 由JK触发器构成的时序电路分析 对D触发器,状态方程与输入方程一致。 JK/T触发器,参考对应的特性表或特性方程来得到次态值。 把触发器输入方程表示成现态和输入变量的函数。 列出每个输入方程的二进制数值。 利用对应触发器的特性表确定状态表中的次态值。 JK FF构成的时序电路分析 A JK FF输入方程 JA=B KA=Bx’ JB=x’ KB=A’x+Ax’ J K J K CLK x B JK FF构成的时序电路分析(续) 把触发器的输入方程表示成现态和输入变量的函数。 将输入方程代入到触发器的特性方程中，得到状态方程。 使用对应的状态方程确定状态表中的次态。 现态 输入 次态 触发器输入 A B x A B JA KA JB KB 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 0 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 JK FF特性方程: Qn+1=JQn’+K’Qn JK FF输入方程: JA=B KA=Bx’ JB=x’ KB=A’x+Ax’ 状态方程: An+1=A’