2QuartusII及其原理图设计.pptVIP

* QUARTUS II –原理图设计例子 最终设置 * QUARTUS II –原理图设计例子 * QUARTUS II –原理图设计例子 * QUARTUS II –Functional Simulation功能仿真 功能仿真：验证综合电路逻辑运算单元的正确性，不考虑器件的时延，算是理想状态下的仿真，Quartus II程序默认timing simulation * QUARTUS II –Functional Simulation功能仿真 * QUARTUS II –Functional Simulation功能仿真 * QUARTUS II –Functional Simulation功能仿真 * QUARTUS II –Timing Simulation功能仿真 时序仿真：通过功能仿真验证设计文件的正确性，就压考虑综合电路遇到的时延问题。时序仿真同时验证电路的逻辑和时序正确性。 * QUARTUS II –习题一 1-1 基于Quartus II软件，用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 选择菜单File-Create/Update-Create Symbol Files for Current File将二分频生成一个元件符号，以供调用，可用来生成4分频，8分频，当然也可以直接将2分频的输出信号作为下一个分频器的输入信号 * 编译注意 要设置正确的工作文件为Top-Level * 编译注意 要设置正确和工作文件匹配的vwf文件 * QUARTUS II –习题一 1-2 基于Quartus II软件，用7490设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。设计过程如下： （1）先用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件； （2）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其生成一个部件； （3）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。 （4）在实现上述功能的基础上可以进一步增加其它功能，比如校时功能，能随意调整小时、分钟信号，增加整点报时功能等。 * 编译注意 注意总线的画法和定义 要查找器件的资料，确保管脚定义，及其管脚工作状态 注意同步清零和异步清零的方法 * QUARTUS II –习题一 1-3 基于Quartus II软件，用部分积右移方式设计实现一个4位二进制乘法器，选择合适的器件，画出电路连接 * 计数 × × × × H H H H 保持 × × × × × L × H H 保持 × × × × × × L H H D C B A D C B A × × L H L L L L × × × × × × × × L QD QC QB QA D C B A CP ET EP LD RD 输出 预置数据输入 时钟 使能 预置 清零 1-4 基于Quartus II软件，用74161设计一个模99的计数器，个位和十位都采用8421BCD码的编码方式设计，分别用置0和置1两种方法实现，完成原理图设计输入、编译、仿真和下载整个过程。 QUARTUS II –习题一 * QUARTUS II –习题一 1-5 基于Quartus II软件，用7490设计一个模71计数器，个位和十位都采用8421BCD码的编码方式设计，完成原理图设计输入、编译、仿真和下载整个过程。 1-6 基于Quartus II，用74283（4位二进制全加器）设计实现一个8位全加器，并进行综合和仿真，查看综合结果和仿真结果。 * QUARTUS II –习题一 1-7 基于Quartus II，用74194（4位双向移位寄存器）设计一个序列产生器电路，进行编译和仿真，查看仿真结果。 1-8 基于Quartus II软件，用D触发器和适当的门电路实现一个输出长度为15的m序列产生器，进行编译和仿真，查看仿真结果。 * QUARTUS II –习题一 1-9 用D触发器构成按循环码(000-001-011-111-101-100-000)规律工作的六进制同步计数器。 1-10 用74194、74273、D触发器等器件组成8位串入并出的转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出才变化一次。 * QUARTUS II –习题一 1-9 用D触发器构成按循环码(000-001-011-111-101-100-000)规律工作的六进制同步计数器。 1-10 用74194、74273、D触发器等器件组成8位