第4章+PC机的总线结构和时序.pptVIP

* * 指令周期、总线周期和T状态 l? 指令周期：执行一条指令所需要的时间。 说明：不同指令的指令周期是不同的。 指令周期可划分为若干个总线周期。 l?总线周期：CPU从存储器或输入输出端口存取一个字节所需的时间。 l?时钟周期(T状态)：T状态是CPU处理动作的最小单位。 每个总线周期至少包含4个时钟周期即T1~T4状态。 8088的时钟频率为5MHz，故时钟周期或一个T状态为200ns。在IBM PC中，系统时钟频率为4.77MHz，故一个T状态为210ns。 * * 1. T1 状态： ① T1 状态的下降沿，发 出状态信号 ~ 。 经Intel 8288 译码形成 、 、 、 ALE、DEN等控制信号。 ②送出地址信号 AD19-0 ， 输出ALE正脉冲信号，在 ALE 的下降沿锁存地址。 ③送出 = 0 ， 8286工 作在接收状态（读数据） T 2 状态： ① AD0 ~ AD15 地址信号 消 失，处于浮空状态， 作为输入数据的过渡期 A16~A19变为状态S3 ~S6。 ② 低有效访问存储器 低有效访问I/O端口 DEN 为高电平有效 ， 作为8286的选通信号， 开启8286数据收发器。 3. T3 状态： ① 存储器或I/O端口将 数据送AD0 ~AD15总线 ② ~ 变为高电平。 ③ 若数据未准备就绪 ， 则通过 8284 经CPU的 READY线送低电平信号 经T3 的下降沿采样引脚 电平，插入TW等待状态。 ④在每个TW 状态的下 降沿采样READY引脚 电平，直到数据就绪。 4. T4 状态： T4 状态的下降沿， CPU从AD0 ~AD15数 据总线上读取数据 。 各引脚上控制信号 复位，准备下一个 总线周期。 ③ S3 ~S6 状态线复位。 ALE AD15 ~AD0 地址输出 数据输入 CLK T1 T2 T3 、 TW T4 输出 状态输出S7~S3 A19/S6~A16/S3 地址输出 QS0 ,QS1 READY DEN 8288 输出 8086最大模式存储器和I/O读总线周期 * * 1. T1 状态： ① T1 状态的下降沿，发 出状态信号 ~ 。 经Intel 8288 译码形成 、 、 、 ALE 、 DEN 等控制信号。 ②送出地址信号 AD19-0 ， 输出ALE正脉冲信号，在 ALE 的下降沿锁存地址。 ③送出 = 1 ， 8286工 作在发送状态（写数据） T 2 状态： ① AD0 ~ AD15 地址信号 消 失，立即将要输出的数据 送AD0 ~ AD15 数据总线。 A16~A19变为状态S3 ~S6。 ② 存储器写 超前写控制信号； I/O端口写 超前写控制信号；超前写 控制信号超前一个时钟周 期发出。 DEN 为高电平有效 ， 作为8286的选通信号。 3. T3 状态： ① 存储器或 I/O 端口接受 AD0 ~AD15总线上的数据 ② ~ 变为高电平。 ③若来不及接受数据 ， 则通过 8284 经CPU的 READY线送低电平信号， 经T3 的下降沿采样引脚 电平，插入TW等待状态