第三章8253定时计数器.pptVIP

6.4.6 方式5 硬件触发选通 写入CR后，GATE正跳变后开始计数，计数结束输出与CLK等宽的OUT零脉冲。 CR赋新值后不立即生效，GATE正跳变后生效。 CLK=1KHZ，GATE=↑后1S输出零脉冲的上升沿. 通道2，方式5，二进制计数，CS=40H T=1ms，N=1s/1ms=1000 mov al，0bah out 43h，al mov ax，1000 out 42h，al mov al，ah out 42h，al GATE 脉冲触发 6.4.3 方式2周期性时间间隔计数器（频率发生器） GATE=0，停止计数。 GATE上升沿重新启动计数。 改变CR，下一次减计数有效。 计数初值5，低电平维持1个周期，高电平维持4个周期 OUT频率 f’=1/5T=f/5 CLK=1M，方式2，通道0，二进制计数，CS=300H-303H,编程得到200kHz信号 f’=f/N，N=5 (产生信号的周期是原信号的N倍） mov dx，303h mov al，14h out dx，al mov al，5 mov dx，300h out dx，al 6.4.4 方式3 方波发生器 类似方式2，但计数时间间隔内，OUT引脚一半保持高电平，一半低电平。 CR的数为偶： OUT输出： N/2脉冲为正， N/2脉冲为负。 CR的数为奇： OUT输出： （N+1）/2脉冲为正， （N-1）/2脉冲为负。 例CLK=1MHZ，8253方式3，通道0，CS=300H-304H，编程产生100KHZ信号 1MHZ/100K=N=10 MOV DX，303H MOV AL，16H OUT DX，AL MOV DX，300H MOV AL，10 OUT DX，AL 8253有几种工作方式？有何特点？用途如何？ 总结GATE管脚作用 简述8253方式1的时序。 某应用系统扩展一块8253，芯片地址304H-307H，系统中已经制作好1MHz标准信号。学号的末两位为XX，则产生XXHz的方波。请画出硬件设计草图，编制各通道初始化程序。 作业 第五章 8255可编程并行输入输出接口 5.1 8255A的框图结构与引脚 5.1.1 8255A的框图结构 （CPU 总线）D0-D7 数据总线缓冲器(接口) 8255端口 数据总线缓冲器： 特点： 8位，双向，三态的缓冲器 作用：写控制字，读状态信息，读数据，皆通过此口传送 1. CPU接口电路 DB CB AB 8255A的框图 2． 内部控制逻辑 控制寄存器：例如 D6-D3 A组控制，控制A端口和C端口高四位 D2-D0 B组控制，控制B端口和C端口低四位 读写控制逻辑 特点：接收CPU信号，实现对8255的控制。 RESET：复位线，使8255复位。 3．输入输出接口电路 端口A、B亦称PA口PB口 8位数据输入锁存器/缓冲器 8位数据输出锁存器/缓冲器 端口C，亦称PC口 8位数据输入缓冲器 8位数据输出锁存器/缓冲器 六根控制线（DB数据总线） CS WR RD A1 A0 端口 DB 1 x x x x 高阻 0 1 1 x x 高阻 0 1 0 0 0 A → 0 1 0 0 1 B → 0 1 0 1 0 C → 0 0 1 0 0 A ← 0 0 1 0 1 B ← 0 0 1 1 0 C ← 0 0 1 1 1 控制寄存器 ← 二、内部端口和地址 303H 控制字 按位置位 1 1 302H C 0 1 301H B 1 0 300H A 0 0 地址 300H-303H 端口 A0 A1 方式0： PA，PB，PC高四位，PC低四位 A通道 端口A 端口C高五位 B通道 端口B 端口C低三位 方式1、2 此时，PC端口作为各通道的数据联络线。 3、控制字 5.2 8255A编程控制字 5.2 8255A编程控制字 1、方式控制字 同一地址端口 D7=1 写入方式控制字。 D7=0对端口C按位置位控制字 举例16种传输方式 例：当地址x时选中8255，低位地址接A1、A0 求:8255地址范围 求:各端口地址 将地址为300H-303H的8255的PA口设成方式0输出 1000 0000 mov dx，303h mov al，80h out dx，al 可否将端口A设成方式1输入，端口c高四位设成方式0输出 不可 2. 8255A按位置位复位控制字 向控制端口写 将PC6置1（300-303H） mov dx，303h mov al，0dh out dx，al PC口作联络线时，有些联络线状态由8255或外设决定，CPU不知道，