第17章+组合逻辑电路.pptVIP

由真值表求出逻辑函数的表达式： 因函数中包含4个变量，故选用八选一电路。用双四选一74LS14539来实现: Y与Y′的比较结果为 A2=A; A 1=B; A0=C; D10=D; D11=D; D12=D D13=D; D20=D; D21=D; D22=D; D23=D 画出电路连线图，如图17.22所示。 表17.6 74LS148真值表 根据真值表17.6可写出输出逻辑表达式： 3.二—十进制编码器 将十进制的10个数字0～9编制成二进制代码的电路称为二—十进制编码器，它是把10个输入信号I0～I9分别编成对应的BCD代码的电路。由于对10个输入信号进行编码，因此需要4位二进制代码表示，编码器输出为4位。图17.11所示为二—十进制编码器的框图。 常用的二—十进制编码器为8421BCD，有T340，T1147，T4147或是74LS147等，下面就以74LS147二—十进制编码器为例说明。图17.12是74LS147芯片引脚图，真值表如表17.7所示。 图 17.11 二—十进制编码器框图 图17.12 74LS147芯片引脚图 表17.7 74LS147真值表 根据表17.7，可写出74LS147二—十进制编码器输出逻辑表达式： 17.3.2 译码器 ; 1. 二进制译码器 将二进制代码翻译成对应的输出信号的电路称为二进制译码器。图17.13所示为二进制译码器框图。输入信号是二进制代码，输出则是一组高、低电平信号。每输入一组不同的代码，输出端有一个与其相对应的有效状态，其余的输出端保持无效状态。 图 17.13 二进制译码器框图 1) 2线-4线译码器 图17.14所示为2线-4线译码器74LS139的芯片引脚图，其真值表如表17.8所示。 图17.14 74LS139芯片引脚图 表17.8 74LS139真值表 根据真值表17.8，可写出该译码器的输出表达式： 2) 3线-8线译码器 图17.15所示为3线-8线译码器74LS138芯片引脚图，真值表如表17.9所示。 图 17.15 74LS138芯片引脚图 表17.9 74LS138真值表 根据表17.9可写出该译码器的输出表达式及最小项表达式： 例17.5用两片3线-8线译码器74LS138构成4线-16线译码器。 解 根据题目要求，需要4个输入端，16个输出端，需用2片74LS138构成，如图17.16所示。 图17.16 例17.5译码器电路 3） 二—十进制译码器 二—十进制译码器的逻辑功能是将输入的4位BCD码译成10个对应的输出信号，又称为4线—10线译码器。图17.17所示是74LS42（4线—10线）译码器芯片引脚图，其真值表如表17.10所示。 图17.17 译码器芯片引脚图 表17.10 74LS42译码器真值表 根据真值表17.10可写出译码器的输出表达式： 2. 数据选择器; 在多路数据传输过程中，经常需要将其中的一路信号挑选出来进行传输，这时就要用到数据选择器逻辑电路，如图17.18所示。 图17.18 数据选择器 图17.19所示为四选一数据选择器74LS153芯片引脚图，其中D0~D3是数据输出端，A1、A0是选择控制端，S是选通工作端，Y是输出端，真值表如表17.11所示。 图17.19 74LS153芯片引脚图 表17.11 74LS153真值表 根据图17.19和真值表17.11可写出输出逻辑函数表达式： 当S=1时输出Y=0，数据选择器不工作。 当S=0时输出Y=Dn，数据选择器工作，其输出为 例17.6用74LS14539四选一选择器构成一个八选一数据选择器。 解 74LS14539数据选择器包含两组四选一电路，控制选通端可让两组电路交替工作，即实现八选一功能。逻辑图如图17.20所示。 图17.20 例17.6逻辑图 17.4 中规模集成组合逻辑电路 17.4.1 用数据选择器实现组合逻辑函数 例17.7 试用数据选择器实现逻辑函数Y=AB+BC+AC。 解 由于函数Y中含有变量A、B、C，则可选用八选一的数据选择器来实现此功能。函数Y的最小项表达式为 74LS151的输出表达式为 比较Y和Y′，最小项的对应关系为Y=Y′，则A=A2，B=A1，C=A0，Y′中包含Y的最小项时，函数Dn=1，未包含最小项时，Dn=0，即 D0=D1=D2=D4=0 D3=D5=D6=D7